本發(fā)明屬于集成電路領域與開關電源技術領域，具體涉及一種混合雙路徑降壓變換器。本發(fā)明的混合雙路徑拓撲結構結合了開關電容電壓變換器和開關電感電壓變換器，具有兩個并聯(lián)的電源路徑，可以降低電感電流和DCR損耗。此外，由于飛電容承擔了部分電壓降，因此功率開關管的電壓應力也會降低。由于開關節(jié)點處的電壓擺幅較小，開關損耗和電感電流紋波也隨之減小。與傳統(tǒng)buck變換器相比，提出的混合雙路徑降壓變換器極大地提高了能量轉(zhuǎn)換效率。

技術領域

本發(fā)明屬于集成電路領域與開關電源技術領域，具體涉及一種混合雙路徑降壓變換器。

背景技術

隨著科技的不斷進步與發(fā)展，便攜式電子設備已廣泛普及，作為其中必不可少的重要組成部分，電源管理芯片變得愈加不可或缺。在保持性能的同時，便攜式電子設備希望能夠提高功率密度和能量轉(zhuǎn)換效率，這對于電源管理芯片而言無疑是一個巨大的挑戰(zhàn)，而電感是其中的難點問題，因為需要在封裝尺寸、感值和直流電阻(DC Resistance,DCR)之間做出折衷，小尺寸封裝中電感DCR大、飽和電流小的問題會使大電流下的效率受限。傳統(tǒng)buck拓撲結構中電感位于輸出電流路徑上，電感上的電流即為輸出電流，由于電感器的尺寸與其DCR成反比，因此傳統(tǒng)buck中小尺寸功率電感器的DCR損耗很大，導致重載時溫度更高、效率更差。與小尺寸功率電感器相比，陶瓷電容器的等效串聯(lián)電阻(Equivalent SeriesResistance,ESR)要小得多，因此可以利用開關電容的低ESR來減小變換器中電感的損耗，于是一些結合了開關電容和開關電感的混合雙路徑DC-DC降壓變換器拓撲被提出，主要思想是通過降低電感器電流和DCR損耗來達到比傳統(tǒng)buck變換器結構更高的變換效率。

如圖1所示，3種混合雙路降壓變換器(Dual-Path Step-Down,DPSD)拓撲結構已被提出，其中Type-I和Type-II的電壓變換比都高于1/2，Type-III的電壓變換比低于1/2。由于隨著CMOS尺寸的不斷縮小，處理器的電源電壓也不斷下降，降低至0.5V～1.2V，遠低于鋰電池的電源電壓(鋰電池充滿電和接近耗盡時的電源電壓分別為4.2V和2.7V)，因此Type-I和Type-II不適用于低電源電壓的處理器；雖然Type-III的電壓變換比低于1/2，但是該變換器專用于高壓和大功率應用，不適用于便攜式電子設備。

發(fā)明內(nèi)容

本發(fā)明的目的，在于提出一種適用于低壓大電流的混合雙路降壓變換器，可以有效減小電感的DCR損耗、提高能量轉(zhuǎn)換效率，并可以實現(xiàn)小于1/2的電壓變換比。

本發(fā)明的技術方案為：

一種混合雙路徑降壓變換器，其特征在于，包括功率級拓撲結構和自舉驅(qū)動電路模塊；所述功率級拓撲結構包括第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3、飛電容C_F、輸出電容C_O、電感L和負載電阻R_L；

第一NMOS管MN1的漏極接輸入電壓、柵極接第一驅(qū)動信號，第一NMOS管MN1的源極接飛電容C_F的一端；

第二NMOS管MN2的漏極接第一NMOS管MN1的源極，第二NMOS管MN2的柵極接第二驅(qū)動信號，第二NMOS管MN2的源極接輸出電容C_O的一端和負載電阻R_L的一端；

第三NMOS管MN3的漏極接第二NMOS管MN2的源極，第三NMOS管MN3的柵極接第三驅(qū)動信號，第三NMOS管MN3的源極接電感L的一端和飛電容C_F的另一端；

第二NMOS管MN2的源極、第三NMOS管MN3的漏極、輸出電容C_O的一端、負載電阻R_L的一端的連接點為降壓變換器的輸出端；電感L的另一端、輸出電容C_O的另一端、負載電阻R_L的另一端均接地；