一種低功耗芯片的管腳互聯設計方法，將芯片內核劃分為供電單元、斷電域和非斷電域，在管腳PAD的邏輯信號通道內設置斷電隔離鎖存受控單元；所述供電單元對斷電域和非斷電域進行供電，所述非斷電域與斷電隔離鎖存受控單元電連接，當芯片內核斷電時，斷電域斷電，非斷電域向斷電隔離鎖存受控單元發送斷電鎖存信號，斷電隔離鎖存受控單元繼續維持管腳PAD的輸出值。本發明通過斷電隔離鎖存受控單元實現了在斷電情況下對管腳輸出的穩定控制，避免出現意外的漏電通路或者外部電流倒灌。

技術領域

本發明屬于芯片設計技術領域，更具體的說是涉及一種低功耗芯片的管腳互聯設計方法。

背景技術

在芯片設計領域，如何實現低功耗設計，達到最佳的能效比是工程人員亟待解決的問題。研發人員會通過多個粒度的設計實現低功耗設計，低功耗設計開展的級別包括系統結構級、IP級別、邏輯電路級、工藝級等。

芯片與外界電路的溝通都是通過管腳PAD實現的。在低功耗應用場景下，如果芯片設計人員不能正確的處理管腳的漏電，會出現管腳漏電、電流倒灌，甚至于短路等情況。控制管腳的漏電問題，成為低功耗芯片控制功耗的關鍵手段。

常規的低功耗設計中，設計人員會進行多級低功耗設計，包括關閉系統時鐘，關閉內核部分供電等手段。在關閉內核部分供電時，管腳的控制會成為設計的瓶頸所在：

如果將管腳的控制信號都放在斷電域，在系統斷電時，管腳狀態處于不定態，可能會出現意外的漏電通路或者外部電流倒灌。

如果將管腳的控制信號都放在非斷電域，由于管腳分散在芯片周圍，則非斷電域的控制邏輯會比較分散，電源網絡也會覆蓋較大的區域，系統低功耗目標難以實現。

實際應用中，往往要求芯片在內核斷電情況下，能夠提供相對穩定的高或低的電平輸出，確保外部電路不會發生電流倒灌。

因此，如何提供一種低功耗芯片的管腳互聯設計方法，達到最佳的能效比是工程人員亟待解決的問題。

發明內容

有鑒于此，本發明提供了一種低功耗芯片的管腳互聯設計方法，實現了系統斷電下管腳狀態的穩定控制以及供電的集中控制，降低了供電功耗。

為了實現上述目的，本發明采用如下技術方案：

一種低功耗芯片的管腳互聯設計方法，將芯片內核劃分為供電單元、斷電域和非斷電域，在管腳PAD的邏輯信號通道內設置斷電隔離鎖存受控單元；所述供電單元對斷電域和非斷電域進行供電，所述非斷電域與斷電隔離鎖存受控單元電連接，當芯片內核斷電時，斷電域斷電，非斷電域向斷電隔離鎖存受控單元發送斷電鎖存信號，斷電隔離鎖存受控單元繼續維持管腳PAD的輸出值。

優選的，所述芯片為SOC芯片或ASIC芯片。

優選的，所述非斷電域中設置斷電控制邏輯，斷電控制邏輯接收到外部的斷電請求信號后，斷電控制邏輯發送鎖存信號至斷電隔離鎖存受控單元，斷電隔離鎖存受控單元接收鎖存信號后進行鎖存并發送鎖存完畢信號至斷電控制邏輯，斷電控制邏輯接收到鎖存完畢信號后將斷電請求信號發送至供電單元，供電單元執行斷電。

優選的，所述斷電隔離鎖存受控單元包括多個斷電隔離鎖存器，所述斷電隔離鎖存器以單獨固化的形式設置在每條邏輯信號通道上，所述斷電隔離鎖存器與斷電控制邏輯通信連接。

優選的，邏輯信號包括，輸入使能信號，外部輸入信號，輸出使能信號，芯片輸出信號和電位控制信號。

優選的，所述斷電隔離鎖存受控單元通過斷電控制邏輯進行控制鎖住當前配置值。

優選的，所述非斷電域與斷電隔離鎖存受控單元電連接的連接電路為單路徑通路，由非斷電域引出一條通電線路，通電線路依次串聯各個管腳PAD中互聯的斷電隔離鎖存受控單元。