[發明專利]并列式FPGA有效
| 申請號： | 202010673562.8 | 申請日： | 2020-07-14 |
| 公開（公告）號： | CN111858462B | 公開（公告）日： | 2023-05-16 |
| 發明（設計）人： | 劉云搏;叢偉林;段清華;耿林;劉洋;李顯軍;康蕾;陶瓊;王玉嫣;孫海;闕小茜;何相龍;張英;于冬;王小波;劉義凱;王志超 | 申請（專利權）人： | 成都華微電子科技股份有限公司 |
| 主分類號： | G06F15/78 | 分類號： | G06F15/78 |
| 代理公司： | 成都惠迪專利事務所(普通合伙) 51215 | 代理人： | 劉勛 |
| 地址： | 610000 四川省成都市中國（四川）自由貿易試驗區成*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 并列 fpga | ||
【權利要求書】：
1.并列式FPGA，其特征在于，包括至少一個并列式模塊，所述并列式模塊包括至少兩列CFM模塊，相鄰兩個CFM模塊列之間至少有兩列INF模塊，各CFM模塊通過布線資源與INF模塊連接；所述CFM模塊包括下述模塊之一種或一種以上：
輸入輸出模塊、塊狀RAM存儲模塊、高帶寬存儲模塊、高速串行接口、高速串行計算機擴展總線、數字信號處理模塊、時鐘管理模塊、模數轉換模塊、數模轉換模塊、處理器模塊、圖像處理器模塊；
以INF模塊的高度為1個單位，在高度大于1個單位的CFM模塊中，至少有一個CFM模塊通過標準接口PI和布線資源連接到至少兩個分布于不同行的INF模塊，其中，每一行的INF對應一個標準接口PI；
各INF模塊形成正交行列式排布；
所述CFM模塊為可配置功能模塊，通過配置主要實現基本的組合和時序邏輯；
所述INF模塊為互聯接口，通過配置主要實現信號的選通。
2.如權利要求1所述的并列式FPGA，其特征在于，所述并列式FPGA包括至少兩個并列式模塊，各并列式模塊通過布線資源和INF模塊連接。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于成都華微電子科技股份有限公司，未經成都華微電子科技股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/202010673562.8/1.html，轉載請聲明來源鉆瓜專利網。
