本申請公開了一種SoC芯片驗證測試系統及方法。本申請公開的系統包括：控制端，以及與控制端連接的多個驗證測試平臺，控制端用于發送同一個控制指令給至少兩個驗證測試平臺，以使至少兩個驗證測試平臺對SoC芯片的同一個功能點進行驗證或測試，獲得至少兩個操作結果；控制端還用于接收并對比至少兩個操作結果，獲得對比結果，將對比結果和至少兩個操作結果記錄至功能點的遞歸表，并將遞歸表存儲至數據庫。本申請可以方便技術人員調取驗證測試數據進行分析，為SoC芯片的設計和修改完善提供了可靠的數據支持，也可以避免因某個驗證測試平臺不穩定而導致的操作結果記錄錯誤，提高了系統的穩定性，保障了驗證結果和測試結果的正確性。

技術領域

本申請涉及集成電路測試技術領域，特別涉及一種SoC芯片驗證測試系統及方法。

背景技術

SoC(System on Chip，系統級芯片)是一個有專用目標的集成電路。SoC中的各個功能點設計完成后，需要對這些功能點進行正確性驗證，若功能點的正確性驗證通過，則測試該功能點在多種場景下的穩定性。

通常可以利用硬件電路設計實現驗證測試平臺，這一個驗證測試平臺在主機的控制下，逐一運行SoC芯片的各個功能點，并反饋運行結果至主機。但由于硬件電路在一些特殊環境下會出現采樣錯誤等異常情況，特殊環境如：高溫環境、低溫環境、極限工作頻率等。因此現有的驗證測試平臺的穩定性不足，可能會導致驗證結果和測試結果出現問題。

因此，如何保障驗證結果和測試結果的正確性，是本領域技術人員需要解決的問題。

發明內容

有鑒于此，本申請的目的在于提供一種SoC芯片驗證測試系統及方法，以保障驗證結果和測試結果的正確性。其具體方案如下：

第一方面，本申請提供了一種SoC芯片驗證測試系統，包括：控制端，以及與所述控制端連接的多個驗證測試平臺，其中：

所述控制端，用于發送同一個控制指令給至少兩個驗證測試平臺，以使所述至少兩個驗證測試平臺按照所述控制指令進行相應操作，獲得至少兩個操作結果；所述控制指令為控制所述驗證測試平臺對SoC芯片的任一個功能點進行驗證或測試的指令；

所述控制端，還用于接收所述至少兩個驗證測試平臺返回的所述至少兩個操作結果，對比所述至少兩個操作結果，獲得對比結果，將所述對比結果和所述至少兩個操作結果記錄至所述功能點的遞歸表，并將所述遞歸表存儲至數據庫。

優選地，所述數據庫中記錄有所述SoC芯片的待驗證測試功能點，以及所述待驗證測試功能點對應的測試用例和檢查項，所述控制指令基于所述待驗證測試功能點和所述檢查項生成。

優選地，所述控制端，還用于利用所述數據庫中的數據計算所述SoC芯片的驗證測試覆蓋率和驗證測試缺陷率，并將所述數據庫中的數據、所述驗證測試覆蓋率和驗證測試缺陷率進行可視化展示。

優選地，所述控制端與所述多個驗證測試平臺采用星形拓撲結構連接。

優選地，所述控制端與任一個驗證測試平臺采用以太網、Can總線或Uart進行通信。

優選地，所述控制端與所述多個驗證測試平臺中的至少一個驗證測試平臺連接，所述至少一個驗證測試平臺與所述多個驗證測試平臺中的其他驗證測試平臺連接。

優選地，所述控制端與所述至少一個驗證測試平臺采用以太網、Can總線或Uart進行通信，所述至少一個驗證測試平臺與所述多個驗證測試平臺中的其他驗證測試平臺采用以太網、Can總線或Uart進行通信。

優選地，所述控制端，還用于配置路由信息至各個驗證測試平臺。

優選地，所述控制端與所述多個驗證測試平臺異地設置。

優選地，所述驗證測試平臺為FPGA。