本發明公開了基于PUF的片上網絡內嵌IP核安全性測試殼及其控制電路，屬于計算、推算或計數的技術領域。本發明首先基于IEEE 1500標準實現面向片上網絡的兼容性IP核測試殼電路；接著添加了低成本的在線加密電路來提升該測試殼電路的安全性。本發明將原始密碼通過PUF電路進行加密后存入測試殼內的EEPROM，訪問測試殼時所輸入的密碼必須與預存密碼進行比對，一致的情況下才會解鎖測試殼。為進一步提升安全性，實時輸入的密碼先由SISR電路進行加密后再與PUF加密后的密碼比對，而且測試殼電路內的EEPROM的訪問權限僅限于配置階段。基于PUF電路的特性和所設計的安全訪問機制，本發明的測試殼電路具有高可靠性的嵌入式IP核的訪問特性。

技術領域

本發明公開基于PUF的片上網絡內嵌IP核安全性測試殼及其控制電路，涉及片上系統的安全性設計，屬于計算、推算或計數的技術領域。

背景技術

芯片設計流程和制造過程隨著集成電路工藝技術和設計復雜度的不斷提升全球化，這給集成電路芯片的硬件可靠性帶來很多隱患，特別是廣泛應用于教育、軍事、經濟、醫療、金融等安全敏感性領域的功能復雜的片上系統芯片，這類芯片的安全性對國計民生都有重大的影響。因此，迫切需要開展片上系統芯片的安全性設計和研究。

片上網絡是運用網絡結構連接各個IP核的系統芯片，相比于傳統的基于總線連接的片上系統芯片，它支持數據的并發傳輸且具有更高效的數據傳輸效率，但是多個端口的并發訪問為系統芯片的整體安全性帶來了更多的挑戰。此外，基于可測試性設計的考慮，系統芯片的內嵌IP核通常需要配有符合IEEE 1500標準的測試殼，以便測試數據的傳輸和測試過程的控制，而測試通道往往成為外部入侵的入口，提升測試殼的安全性對系統芯片的整體可靠性具有重要的意義。而片上網絡往往復用網絡通路作為測試存取結構，這對測試殼的加密性有著更高的要求。所以，設計出適用于片上網絡的安全性測試殼是系統芯片領域重要的研究內容之一。

發明內容

本發明的發明目的是針對上述背景技術的不足，提供了基于PUF的片上網絡內嵌IP核安全性測試殼及其控制電路，實現了測試殼訪問的加密控制，解決了片上網絡中內嵌IP核訪問存在硬件安全隱患的技術問題。

本發明為實現上述發明目的采用如下技術方案：

基于PUF電路的片上網絡內嵌IP核安全性測試殼控制電路的設計過程為：首先，將IEEE1500標準的IP核測試殼按照片上網絡數據傳輸需求進行適配，得到支持單播和多播方式的測試殼；然后，添加ALFSR電路、PUF電路和EEPROM，在密碼配置階段，預存密碼先經ALFSR電路產生，再經由PUF電路加密并存入片內EEPROM；最后，添加鎖定電路和單輸入移位寄存器SISR電路，其中，SISR電路用于對輸入密碼進行加密，而鎖定電路控制測試殼能否被訪問，訪問的有效使能取決于加密后的輸入密碼和預存密碼的比較結果是否完全一致。

基于PUF的片上網絡IP核安全性測試殼控制電路，為適應于片上網絡架構下的單播和多播測試模式，對IEEE 1500標準測試殼進行改造，在數據的并行輸入端Pi和并行輸出端Po和部分內部信號處添加多路選擇器，便于不同測試模式的選擇。通過設計片內測試結果比較器，能夠在測試殼獲得IP核的測試結果，也便于多播測試模式下，通過串行比較信號Com_si和并行比較信號Com_pi完成測試結果的快速傳輸。