本發明公開了一種地址相關讀寫隊列維序的方法及裝置，用于微處理器的讀寫請求下發部件，本發明方法步驟包括：監測寫/讀隊列，為每一個到達寫/讀隊列的寫請求建立一個更早地址相關讀/寫請求序列，且根據寫/讀隊列的請求完成情況更新更早地址相關寫/讀請求序列；基于更早地址相關讀請求序列/更早地址相關寫請求序列進行選取寫/讀請求的地址相關寫/讀隊列維序操作選出更早地址相關讀/寫請求序列為空的寫/讀請求。本發明能夠實現在維持讀請求隊列和寫請求隊列的處理速度影響最小的狀態下，保證最后發出的地址相關讀請求和寫請求維持正確的順序，達到判斷快速且代價最小化的效果，在控制邏輯實現方面做到了最簡化，具有實現簡單的特點。

技術領域

本發明涉及處理器中的讀寫請求下發部件，具體涉及一種用于讀寫請求下發部件的地址相關讀寫隊列維序的方法及裝置。

背景技術

處理器的基本功能包括執行特定的指令序列和處理特定的數據集合，而大多數處理器的指令序列和數據集合都是以數據的形式存儲在指定的外部存儲器中，需要通過讀請求和寫請求來實現指令序列的載入、數據集合的載入和存儲。

由于讀請求對處理器處理速度的影響最大，通常會將所有產生的讀寫請求分為讀請求隊列和寫請求隊列，并分別按先后順序處理，從而提高指令序列載入、數據集合載入和存儲的速度。

但同一個地址的數據讀寫請求處理的先后順序會對處理器執行指令和處理數據的正確性產生影響，特別是針對同一地址的寫后讀操作，如果讀請求早于寫請求處理，提前下發到外部存儲器，會把錯誤的舊值載入并處理，而寫請求所寫的正確的新值卻未被正確使用。

這種包含同一地址的讀請求隊列和寫請求隊列被稱為地址相關讀寫隊列，在讀寫請求下發部件中，需要保持地址相關讀寫隊列中對同一個地址的數據讀寫請求處理的先后順序，從而實現地址相關讀寫隊列維序，這種維序是維護處理器執行指令和處理數據正確性的重要保障。特別是在亂序執行處理器中，讀請求隊列和寫請求隊列的處理速度不一致的情況下，更需要對地址相關讀寫隊列維序。

為了快速實現地址相關讀寫隊列的維序操作，需要在維持讀請求隊列和寫請求隊列的處理速度影響最小的狀態下保證最后發出的地址相關讀請求和寫請求維持正確的順序。目前已有的相關公開有效的方案中會將讀請求和寫請求隊列進行不同程度的暫停，因此會大大降低讀請求隊列和寫請求隊列的處理速度，影響了處理器的執行指令和處理數據的速度。

發明內容

本發明要解決的技術問題：針對現有技術的上述問題，提供一種用于讀寫請求下發部件的地址相關讀寫隊列維序的方法及裝置，本發明能夠實現在維持讀請求隊列和寫請求隊列的處理速度影響最小的狀態下，保證最后發出的地址相關讀請求和寫請求維持正確的順序，達到判斷快速且代價最小化的效果，在控制邏輯實現方面做到了最簡化，具有實現簡單的特點。

為了解決上述技術問題，本發明采用的技術方案為：

一種地址相關讀寫隊列維序的方法，實施步驟包括：

監測寫隊列和讀隊列，為每一個到達寫隊列的寫請求建立一個更早地址相關讀請求序列、為每一個到達讀隊列的讀請求建立一個更早地址相關寫請求序列，且根據寫隊列和讀隊列的請求完成情況更新更早地址相關寫請求序列以及更早地址相關讀請求序列；

基于更早地址相關讀請求序列進行選取寫請求的地址相關寫隊列維序操作選出更早地址相關讀請求序列為空的寫請求、基于更早地址相關寫請求序列進行選取讀請求的地址相關讀隊列維序操作選出更早地址相關寫請求序列為空的讀請求。

可選地，所述為每一個到達寫隊列的寫請求建立一個更早地址相關讀請求序列、為每一個到達讀隊列的讀請求建立一個更早地址相關寫請求序列的詳細步驟包括：

當僅有寫請求到達寫隊列時，將當前讀隊列中有效的、且與新到達的寫請求地址相關的讀請求生成該寫請求的更早地址相關讀請求序列；