[發(fā)明專利]通用串行總線裝置及其數(shù)據(jù)傳輸方法有效
| 申請?zhí)枺?/td> | 202010121748.2 | 申請日: | 2020-02-26 |
| 公開(公告)號: | CN111625486B | 公開(公告)日: | 2022-09-23 |
| 發(fā)明(設(shè)計(jì))人: | 翁而咨;黃振庭;朱世強(qiáng);劉松高;張加易 | 申請(專利權(quán))人: | 瑞昱半導(dǎo)體股份有限公司 |
| 主分類號: | G06F13/38 | 分類號: | G06F13/38;G06F13/42 |
| 代理公司: | 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240 | 代理人: | 劉彬 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 通用 串行 總線 裝置 及其 數(shù)據(jù)傳輸 方法 | ||
本發(fā)明披露了通用串行總線裝置及其數(shù)據(jù)傳輸方法,該通用串行總線USB裝置耦接一主機(jī),并傳送至少一封包至該主機(jī)。該USB裝置包含一存儲器、一USB控制器以及一傳輸管理電路。該存儲器儲存這些封包。該USB控制器用來將這些封包傳送至該主機(jī)。該傳輸管理電路耦接于該存儲器與該USB控制器之間,用來從該存儲器依序讀取這些封包并依序傳輸這些封包至該USB控制器,并執(zhí)行以下操作:當(dāng)該存儲器的儲存內(nèi)容不符合一繼續(xù)傳輸封包的條件時,結(jié)束數(shù)據(jù)傳輸;或是當(dāng)一最后傳輸?shù)姆獍弦活A(yù)設(shè)條件且該最后傳輸?shù)姆獍囊幌乱粋€封包不符合該預(yù)設(shè)條件時,結(jié)束數(shù)據(jù)傳輸。
技術(shù)領(lǐng)域
本發(fā)明涉及通用串行總線(Universal Serial Bus,USB),尤其涉及通用串行總線裝置及其數(shù)據(jù)傳輸方法。
背景技術(shù)
在通用串行總線的實(shí)際操作中,通常采用聚集(aggregation)的方式來將裝置(device)中的數(shù)據(jù)經(jīng)由USB傳輸?shù)街鳈C(jī)(host),以減少數(shù)據(jù)搬移的次數(shù),進(jìn)而降低主機(jī)的處理器(例如中央處理器、微控制單元或微控制器等)的負(fù)擔(dān)并提升單位時間的傳輸量。裝置必須等待主機(jī)啟動傳輸才能開始傳輸數(shù)據(jù)。
圖1顯示根據(jù)現(xiàn)有的傳輸機(jī)制的一次的USB傳輸(USB transfer)的內(nèi)容。主機(jī)于時間點(diǎn)T0啟動傳輸,裝置開始依序傳輸封包P1、封包P2、封包P3、...,直到累積的傳輸量達(dá)到預(yù)設(shè)數(shù)據(jù)量Dth(也即封包P1、P2、P3、…、PN的數(shù)據(jù)總和大于等于預(yù)設(shè)數(shù)據(jù)量Dth)后在時間點(diǎn)Te結(jié)束數(shù)據(jù)傳輸。主機(jī)接收完畢封包P1~PN后才對所有N個封包進(jìn)行處理,換言之,一次的USB傳輸包含封包P1~PN。預(yù)設(shè)數(shù)據(jù)量Dth可以略小于主機(jī)的系統(tǒng)資源儲存上限。就傳輸?shù)捻樞蚨裕獍黀2為封包P1的下一個封包,封包P3為封包P2的下一個封包,以此類推。
圖1的機(jī)制的缺點(diǎn)在于,幾乎每個封包都有傳輸延遲。舉例來說,封包P3在時間點(diǎn)T3便已傳輸完畢,但主機(jī)卻等到時間點(diǎn)Te才處理全部的封包,所以封包P3至少有時間TL3(TL3=Te-T3)的傳輸延遲。當(dāng)封包P3為時間上較重要(必須盡早傳送至主機(jī))的封包時,這樣的傳輸機(jī)制可能會影響使用者體驗(yàn),或降低主機(jī)的效能。
發(fā)明內(nèi)容
鑒于先前技術(shù)的不足,本發(fā)明的一目的在于提供一種USB裝置及USB裝置的數(shù)據(jù)傳輸方法,以縮短重要封包的傳輸延遲。
本發(fā)明披露一種USB裝置。該USB裝置耦接一主機(jī),并傳送至少一封包至該主機(jī)。該USB裝置包含一存儲器、一USB控制器以及一傳輸管理電路。該存儲器儲存這些封包。該USB控制器用來將這些封包傳送至該主機(jī)。該傳輸管理電路耦接于該存儲器與該USB控制器之間,用來自該存儲器依序讀取這些封包并依序傳輸這些封包至該USB控制器,并執(zhí)行以下操作:當(dāng)該存儲器的儲存內(nèi)容不符合一繼續(xù)傳輸封包的條件時,結(jié)束數(shù)據(jù)傳輸;或是當(dāng)一最近傳輸?shù)姆獍弦活A(yù)設(shè)條件且該最近傳輸?shù)姆獍囊幌乱粋€封包不符合該預(yù)設(shè)條件時,結(jié)束數(shù)據(jù)傳輸。
本發(fā)明還披露一種數(shù)據(jù)傳輸方法,應(yīng)用于一USB裝置,該USB裝置耦接一主機(jī)并通過一USB控制器傳送至少一封包至該主機(jī)。該數(shù)據(jù)傳輸方法包含:自一存儲器依序讀取這些封包并依序傳輸這些封包至該USB控制器;以及當(dāng)該存儲器的儲存內(nèi)容不符合一繼續(xù)傳輸封包的條件時,結(jié)束數(shù)據(jù)傳輸。
本發(fā)明還披露一種數(shù)據(jù)傳輸方法,應(yīng)用于一USB裝置,該USB裝置耦接一主機(jī)并通過一USB控制器傳送至少一封包至該主機(jī)。該數(shù)據(jù)傳輸方法包含:自一存儲器依序讀取這些封包并依序傳輸這些封包至該USB控制器;以及當(dāng)一最近傳輸?shù)姆獍弦活A(yù)設(shè)條件且該最近傳輸?shù)姆獍囊幌乱粋€封包不符合該預(yù)設(shè)條件時,結(jié)束數(shù)據(jù)傳輸。
本發(fā)明的USB裝置及USB裝置的數(shù)據(jù)傳輸方法能夠適時地提早結(jié)束數(shù)據(jù)傳輸。相比于傳統(tǒng)技術(shù),本發(fā)明可以縮短須及時處理的封包的傳輸延遲,以提升使用者體驗(yàn)及主機(jī)效能。
有關(guān)本發(fā)明的特征、實(shí)際操作與效果,配合圖式作實(shí)施例詳細(xì)說明如下。
附圖說明
[圖1]顯示根據(jù)現(xiàn)有的傳輸機(jī)制的一次的USB傳輸?shù)膬?nèi)容;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于瑞昱半導(dǎo)體股份有限公司,未經(jīng)瑞昱半導(dǎo)體股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/202010121748.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 內(nèi)部總線系統(tǒng)
- 一種應(yīng)用于實(shí)時數(shù)據(jù)處理的多級總線系統(tǒng)
- 協(xié)議轉(zhuǎn)換裝置
- 基于FPGA的PCI總線控制器及控制方法
- 總線監(jiān)控系統(tǒng)、方法及裝置
- 總線電路以及智能貨架系統(tǒng)
- 用于控制串行數(shù)據(jù)總線系統(tǒng)的方法及總線節(jié)點(diǎn)
- 用于在串行數(shù)據(jù)總線系統(tǒng)中分配地址的方法及總線節(jié)點(diǎn)
- 驗(yàn)證先前分配給總線節(jié)點(diǎn)的地址的正確性的方法
- 用于初始化差分雙線數(shù)據(jù)總線的方法及傳送數(shù)據(jù)的方法





