本發(fā)明提供了一種高速數(shù)據(jù)緩沖器，通過(guò)多個(gè)采樣電路對(duì)靈敏放大器接入高速數(shù)據(jù)信號(hào)和參考信號(hào)進(jìn)行采樣，使得靈敏放大器的輸出由多個(gè)采樣電路的采樣結(jié)果來(lái)決定，進(jìn)而能夠消除單個(gè)采樣結(jié)果錯(cuò)誤對(duì)靈敏放大器的輸出造成的影響，進(jìn)而避免了高速數(shù)據(jù)信號(hào)和參考信號(hào)被噪聲串?dāng)_造成的毛刺信號(hào)等被錯(cuò)誤采樣而導(dǎo)致誤碼的情況出現(xiàn)。同時(shí)，本發(fā)明提供的復(fù)位電路能夠根據(jù)復(fù)位時(shí)鐘信號(hào)控制交替運(yùn)行復(fù)位狀態(tài)和信號(hào)鎖存放大狀態(tài)，而在復(fù)位狀態(tài)時(shí)將第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間連通，且在信號(hào)鎖存放大狀態(tài)將第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間斷開(kāi)，進(jìn)而節(jié)省了半周期靜態(tài)功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及高速數(shù)據(jù)處理技術(shù)領(lǐng)域，更為具體地說(shuō)，涉及一種高速數(shù)據(jù)緩沖器。

背景技術(shù)

高速數(shù)據(jù)輸入緩沖器(High-speed data input buffer)是高速串口數(shù)據(jù)接口或存儲(chǔ)器高速接口中用來(lái)采樣高速輸入數(shù)據(jù)的電路。其中，在高速串口數(shù)據(jù)接口或存儲(chǔ)器高速接口中，由于通過(guò)信道高速傳輸過(guò)程中具有噪聲串?dāng)_或碼間干擾等非理性因素，導(dǎo)致接受端所收到的高速數(shù)據(jù)信號(hào)存在信號(hào)幅值變化及抖動(dòng)問(wèn)題，因而需要一個(gè)高速數(shù)據(jù)緩沖放大電路對(duì)輸入數(shù)據(jù)進(jìn)行采樣及放大，恢復(fù)成正常的芯片內(nèi)部數(shù)字信號(hào)。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明提供了一種高速數(shù)據(jù)緩沖器，有效解決現(xiàn)有技術(shù)中存在的技術(shù)問(wèn)題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供的技術(shù)方案如下：

一種高速數(shù)據(jù)緩沖器，包括：靈敏放大器和輸出鎖存器，所述靈敏放大器接入高速數(shù)據(jù)信號(hào)和參考信號(hào)，其中，所述靈敏放大器包括：

PMOS交叉耦合放大電路，所述PMOS交叉耦合放大電路的第一端與所述輸出鎖存器的第一輸入端在第一節(jié)點(diǎn)電連接，所述PMOS交叉耦合放大電路的第二端與所述輸出鎖存器的第二輸入端在第二節(jié)點(diǎn)電連接；

復(fù)位電路，所述復(fù)位電路用于根據(jù)復(fù)位時(shí)鐘信號(hào)控制交替運(yùn)行復(fù)位狀態(tài)和信號(hào)鎖存放大狀態(tài)，其中，在所述復(fù)位狀態(tài)時(shí)將所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間連通，且在所述信號(hào)鎖存放大狀態(tài)將所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間斷開(kāi)；

以及，第一采樣電路至第N采樣電路，N為大于1的奇數(shù)，其中，任意一采樣電路包括第一采樣支路和第二采樣支路，在所述復(fù)位狀態(tài)時(shí)，所述第一采樣支路的輸出端與所述第一節(jié)點(diǎn)之間斷開(kāi)，且所述第一采樣支路對(duì)所述高速數(shù)據(jù)信號(hào)進(jìn)行采樣得到第一電壓并存儲(chǔ)，同時(shí)所述第二采樣支路的輸出端與所述第二節(jié)點(diǎn)之間斷開(kāi)，且所述第二采樣支路對(duì)所述參考信號(hào)進(jìn)行采樣得到第二電壓并存儲(chǔ)；以及在所述信號(hào)鎖存放大狀態(tài)時(shí)，所述第一采樣支路的輸出端與所述第一節(jié)點(diǎn)之間連通，且所述第一采樣支路將所述第一電壓傳輸至所述第一節(jié)點(diǎn)，同時(shí)所述第二采樣支路的輸出端與所述第二節(jié)點(diǎn)之間連通，且所述第二采樣支路將所述第二電壓傳輸至所述第二節(jié)點(diǎn)。

可選的，所述第一采樣支路包括第一開(kāi)關(guān)管、第一存儲(chǔ)電容、第二開(kāi)關(guān)管和第三開(kāi)關(guān)管；

所述第一開(kāi)關(guān)管的第一端與所述第一節(jié)點(diǎn)電連接，所述第一開(kāi)關(guān)管的第二端與所述第一存儲(chǔ)電容的第一極板和所述第二開(kāi)關(guān)管的第一端均電連接，所述第一開(kāi)關(guān)管的柵極接入第一通斷控制時(shí)鐘信號(hào)，所述第一通斷控制時(shí)鐘信號(hào)用于在所述復(fù)位狀態(tài)時(shí)控制所述第一開(kāi)關(guān)管截止，且在所述信號(hào)鎖存放大狀態(tài)時(shí)控制所述第一開(kāi)關(guān)管導(dǎo)通；

所述第一存儲(chǔ)電容的第二極板與接地端電連接；

所述第二開(kāi)關(guān)管的第二端與所述第三開(kāi)關(guān)管的第一端電連接，所述第二開(kāi)關(guān)管的柵極接入第一采樣時(shí)鐘信號(hào)，所述第一采樣時(shí)鐘信號(hào)用于在復(fù)位狀態(tài)時(shí)控制所述第二開(kāi)關(guān)管導(dǎo)通，且在所述信號(hào)鎖存放大狀態(tài)時(shí)控制所述第二開(kāi)關(guān)管截止；

所述第三開(kāi)關(guān)管的第二端與負(fù)極電壓電連接，所述第三開(kāi)關(guān)管的柵極接入所述高速數(shù)據(jù)信號(hào)。

可選的，所述第二采樣支路包括第四開(kāi)關(guān)管、第二存儲(chǔ)電容、第五開(kāi)關(guān)管和第六開(kāi)關(guān)管；