本公開描述了用于減少量子電路中的雙量子比特門的方法、裝置、計算機可讀介質和/或方式，可以包括：接收網表，該網表包括與形成所述量子電路的第一多個雙量子比特量子門有關的信息；對與第一多個雙量子比特量子門有關的信息執行受控門取消操作，以產生在功能上等效于所述第一多個雙量子比特量子門的第二多個雙量子比特量子門，其中，所述第一多個雙量子比特量子門中的雙量子比特量子門的第一數量大于所述第二多個雙量子比特量子門中的雙量子比特量子門的第二數量；生成包含關于所述第二多個雙量子比特量子門的信息的新網表；以及提供所述新網表以基于所述第二多個雙量子比特量子門實現所述量子電路的功能。

相關申請的交叉引用

本專利申請要求于2019年11月8日提交的名稱為“METHODS AND APPARATUSES FORTWO-QUBIT GATE REDUCTION IN QUANTUM CIRCUITS”的美國非臨時申請No.16/678,835和于2018年12月7日提交的名稱為“METHODS AND APPARATUSES FOR TWO-QUBIT GATEREDUCTION IN QUANTUM CIRCUITS”的美國臨時專利申請No.62/776,634的優先權，這兩個專利申請的內容通過整體引用合并于此。

技術領域

本公開的各方面一般涉及電路優化，更具體地，涉及利用連續參數對大規模量子電路進行自動優化。

背景技術

大規模量子電路可以用不同的方式實現。利用俘獲的原子離子是量子信息處理(QIP)方法之一，其提供了通用和完全可編程的量子計算機。俘獲的原子離子也是量子信息網絡(QIN)的領先平臺。期望能夠改善基于俘獲的原子離子的系統或網絡的整體通信的這種系統或網絡。

因此，需要開發允許對包括基于俘獲的原子離子的QIP系統以及基于例如超導電路的QIP系統的各種類型的QIP系統中的大規模量子電路進行更好的優化(例如，更小數量的門)的高效技術。

發明內容

以下是一個或多個方面的簡要概述，以便對這些方面有一個基本的了解。該發明內容并非是對所有預期方面的廣泛概述，且既不意圖識別所有方面的關鍵或必要元件，也不意圖描繪任何或所有方面的范圍。其目的是以簡化的形式呈現一個或多個方面的一些概念，作為稍后呈現的更詳細描述的序言。

本文描述了用于利用連續參數對大規模量子電路進行自動優化的技術。例如，本公開的各方面描述了用于優化優于經典計算機的量子計算中期望的尺寸和類型的量子電路的自動化方法的實施方式。本文描述的技術示出了如何處理連續的門參數，并且可以應用于能夠優化大規模量子電路的一批快速算法。這些技術可以在比以前的方法少很多的時間內提供更好的優化，同時進行最小的結構變化，以保持底層量子算法的基本布局。這些技術提供的結果有助于彌合可以在現有量子計算硬件上運行的計算與在量子計算硬件中實現更具挑戰性但有望超過經典計算機所能實現的更高級計算之間的差距。

在一個示例中，描述了一種用于優化量子電路的方法，該方法包括：接收包含關于形成所述量子電路的量子門的第一列表的信息的網表；對關于量子門的第一列表的信息執行相位多項式減少操作，以產生與量子門的第一列表功能等效的量子門的第二列表，量子門的第二列表的計算成本，例如量子門的數量小于量子門的第一列表的計算成本，例如量子門的數量；生成包含關于量子門的第二列表的信息的新網表；以及提供新網表以使用量子門的第二列表實現所述量子電路的功能。

在一些實施方式中，一種用于減少量子電路中的雙量子比特門的方法可以包括：接收網表，該網表包括與形成所述量子電路的第一多個雙量子比特量子門有關的信息；對與第一多個雙量子比特量子門有關的信息執行受控門取消操作，以產生在功能上等效于第一多個雙量子比特量子門的第二多個雙量子比特量子門，其中，所述第多個一雙量子比特量子門中的雙量子比特量子門的第一數量大于所述第二多個雙量子比特量子門中的雙量子比特量子門的第二數量；生成包含關于第二多個雙量子比特量子門的信息的新網表；以及提供所述新網表以基于所述第二多個雙量子比特量子門實現所述量子電路的功能。