本申請實施例提供一種基于憶阻器的異或門器件與異或邏輯運算方法，該異或門器件包括憶阻器與控制電路模塊，控制電路模塊用于將進行異或邏輯運算的兩個邏輯值分別轉換為第一預設電壓和第二預設電壓，并將第一預設電壓和第二預設電壓分別施加到憶阻器的正極和負極，使憶阻器的阻值處于第一阻值區間、第二阻值區間或者第三阻值區間，其中，第二阻值區間的阻值小于第一阻值區間的阻值，第三阻值區間的阻值大于第一阻值區間的阻值；根據憶阻器的阻值所處的阻值區間確定所述兩個邏輯值的邏輯運算結果。通過上述異或門邏輯器件實現異或邏輯運算，與通過三極管等元件實現異或門邏輯電路相比，可以降低功耗、減少電路占用面積。

技術領域

本申請涉及集成電路領域，尤其涉及一種基于憶阻器的異或門器件及其操作方法。

背景技術

異或門(XOR)邏輯電路是數字電路中的一種基本邏輯電路。異或門邏輯電路在數字電路中與其他邏輯電路(例如或門、與非門等)結合，共同完成復雜的邏輯運算。當前的異或門邏輯電路主要包括多個互補金屬氧化物半導體(complementary metal oxidesemiconductor，CMOS)器件連接而成。如圖1所示，當前異或門邏輯電路包括12個CMOS器件，因此基于CMOS的異或門邏輯電路使用的CMOS器件較多，占用面積較大，在進行運算時的功耗較高，并且基于CMOS的異或門邏輯電路沒有存儲異或邏輯運算結果的功能。

發明內容

本申請實施例公開了基于憶阻器的異或門器件及其操作方法，可以減少當前異或門器件使用的元件，降低異或門器件的占用面積。

第一方面，本申請實施例提供了一種異或門器件，所述異或門器件包括憶阻器與控制電路模塊，所述憶阻器的正極與控制電路模塊的一個輸出端連接，負極與控制電路模塊的另一個輸出端連接，且所述憶阻器的阻值處于第一阻值區間；

所述控制電路模塊，用于：將進行異或邏輯運算的兩個邏輯值分別轉換為第一預設電壓和第二預設電壓，并將所述第一預設電壓和所述第二預設電壓分別施加到所述憶阻器的正極和負極，使所述憶阻器的阻值處于第一阻值區間、第二阻值區間或者第三阻值區間，所述第二阻值區間的阻值小于所述第一阻值區間的阻值，所述第三阻值區間的阻值大于所述第一阻值區間的阻值；

根據所述憶阻器的阻值所處的阻值區間確定所述兩個邏輯值的邏輯運算結果。

根據憶阻器在不同電壓條件下阻值不同的特點，控制電路模塊通過將需要進行異或運算的兩個邏輯值轉換為對應的電壓信號輸入到憶阻器的正極與負極，然后根據憶阻器的阻值確定異或運算的結果。通過憶阻器與控制電路模塊實現異或門邏輯電路，可以減少當前異或門邏輯電路使用元件較多，降低異或運算的功耗，降低異或門邏輯電路的占用面積。

在一種具體的實施例中，所述控制電路模塊具體用于：在所述憶阻器的阻值屬于第二阻值區間或者第三阻值區間時，確定所述進行異或邏輯運算的兩個邏輯值的邏輯運算結果為1；在所述憶阻器的阻值屬于第一阻值區間時，確定所述進行異或邏輯運算的兩個邏輯值的邏輯運算結果為0。

在一種具體的實施例中，所述控制電路模塊具體用于：向所述憶阻器的施加讀取電壓，讀取流經所述憶阻器的電流值，在所述電流值屬于第二電流值區間或者第三電流值區間時，確定所述進行異或邏輯運算的兩個邏輯值的邏輯運算結果為1；在所述電流值屬于第一電流值區間時，確定所述進行異或邏輯運算的兩個邏輯值的邏輯運算結果為0；其中，所述第一電流值區間是所述讀取電壓與所述第一阻值區間確定的，所述第二電流值區間是所述讀取電壓與所述第二阻值區間確定的，所述第三電流值區間是所述讀取電壓與所述第三阻值區間確定的。

第二方面，本申請實施例提供一種邏輯運算方法，所述方法用于上述第一方面所述的異或門器件，所述方法包括：