本發明公開一種反熔絲型FPGA編程波形產生電路及反熔絲檢測方法，屬于編程燒寫電路技術領域。反熔絲型FPGA編程波形產生電路包括波形發生電路和編程時序控制電路，編程碼流輸入到所述波形發生電路，在所述編程時序控制電路的控制下，所述波形發生電路產生編程波形輸出到反熔絲的端口，完成對反熔絲的編程。本發明能夠方便快速的對反熔絲進行編程，提高了編程效率。

技術領域

本發明涉及編程燒寫電路技術領域，特別涉及一種反熔絲型FPGA編程波形產生電路及反熔絲檢測方法。

背景技術

FPGA作為一種可編程邏輯器件，以其配置靈活、速度快等優點廣泛應用于通信、航空航天、醫療、安防視頻監控等領域。目前FPGA基本分為反熔絲型、Flash型和SRAM型三種。

反熔絲具有面積小、功耗低、速度快、可靠性高等特點，所以尤其適合作為一次可編程電路的可配置單元。在反熔絲FPGA中，反熔絲單元可用作可配置布線通路和開關，所以對反熔絲熔通電阻一致性要求較高。在FPGA中存在大量反熔絲單元，通常以陣列形式出現，編程反熔絲的波形較為復雜，包括預充電、浮空、施加正反編程高壓等過程。

發明內容

本發明的目的在于提供一種反熔絲型FPGA編程波形產生電路及反熔絲檢測方法，以解決目前編程反熔絲的波形操作步驟多、工作復雜的問題。

為解決上述技術問題，本發明提供一種反熔絲型FPGA編程波形產生電路，包括波形發生電路和編程時序控制電路；

編程碼流輸入到所述波形發生電路，在所述編程時序控制電路的控制下，所述波形發生電路產生編程波形輸出到反熔絲的端口，完成對反熔絲的編程。

可選的，所述編程時序控制電路包括3個D觸發器和組合邏輯電路，

編程控制時鐘信號Pclk連到D觸發器DF0和DF1的時鐘輸入端，D觸發器DF0的輸出Q端連到D觸發器DF1的輸入D端，D觸發器DF1的輸出端Q經過反相器INV0連到D觸發器DF0的輸入端D，構成反饋回路；

反相器INV0的輸出與D觸發器DF0的Q₁輸出經過與門送到D觸發器DF2的時鐘輸入端，D觸發器DF2的輸出Q端經過反相器INV1反饋到輸入D端；

在編程控制時鐘信號Pclk的控制下，產生4個控制信號：預充電控制信號PC_ctrl、編程高壓控制信號VH_ctrl、編程極性控制信號Po_ctrl和浮空控制信號F_ctrl；所述編程時序控制電路是一個3位的狀態機，在編程控制時鐘信號Pclk作用下，控制狀態跳轉；D觸發器DF0～DF2實現分頻的作用。

可選的，所述波形發生電路包括串并轉換電路、譯碼電路和電平轉換電路；所述串并轉換電路包括若干個DFF0觸發器和若干個LAT鎖存器，DFF0觸發器的輸出Q端連到下一級DFF0觸發器的輸入D端和本級LAT鎖存器的輸入D端；

所述譯碼電路包括或非、異或門電路，兩級串并轉換電路輸出為1組2bits輸入到所述譯碼電路，在所述4個控制信號下產生譯碼輸出；

所述電平轉換電路在使能有效期間，實現將低電壓輸入轉換成高電壓輸出。

本發明還提供了一種編程后反熔絲檢測方法，包括：

每次編程期間，即反熔絲兩端在編程高壓驅動下，一端連接編程高壓VPP，另一端連接GND，能夠通過監測VPP電源的電流，以判斷被編程反熔絲的編程擊穿程度：

根據歐姆定律R＝V/I計算出該反熔絲的熔通電阻，當VPP電流較大，熔通電阻不大于100Ω，判定該反熔絲已被編通，繼續編程下一個反熔絲；若VPP電流較小，熔通電阻大于100Ω，則需要重復對該反熔絲編程。