1.一種差分式非易失性內存電路，其特征在于，包括：

差分式感測電路，具有差分輸入端對以及差分輸出端對；

差分數據線對，電性連接至所述差分式感測電路的所述差分輸入端對；

內存晶包數組，具有至少一個差分式非易失性內存晶胞，用以存儲數據；

差分位線對，電性連接在所述內存晶包數組與所述差分數據線對之間；

第一源極線開關，連接在所述差分位線對的其中一條位線與參考電壓之間，所述第一源極線開關的第一端電性連接所述參考電壓；以及

第二源極線開關，連接在所述差分位線對的其中另一條位線與所述參考電壓之間，所述第二源極線開關的第一端電性連接所述參考電壓；

其中在所述內存晶包數組的第一預充電階段，所述差分數據線對被預充電至第一電壓，在所述第一預充電階段后所述內存晶包數組的讀取操作階段，當所述差分式感測電路的所述差分輸出端對的邏輯狀態開始不同時，所述差分數據線對與所述差分式感測電路斷開連接且所述第一源極線開關及所述第二源極線開關被關斷，當所述第一源極線開關及所述第二源極線開關被關斷時，所述差分數據線對的其中一條數據線上的電壓為第二電壓，所述第二電壓等于所述第一電壓減去所述差分式感測電路的感測臨界電壓，在所述讀取操作階段后所述內存晶包數組的閑置階段，所述差分數據線對的其中所述條數據線上的所述電壓介于所述第二電壓與所述參考電壓之間，且于所述閑置階段后所述內存晶包數組的第二預充電階段，所述差分數據線對的其中所述條數據線上的所述電壓預充電至所述第一電壓。