本發明公開了一種誤碼生成方法及誤碼生成器，所述方法包括：從N+1路偽隨機數產生通道的每路偽隨機數中選擇M比特偽隨機數；根據N+1路的M比特偽隨機數，生成目標偽隨機數；根據所述目標偽隨機數產生單比特的翻轉屏蔽信號；根據輸入的每個比特與所述單比特的翻轉屏蔽信號，產生誤碼。本發明基于組合邏輯，在一個時鐘周期內完成誤碼的生成，對系統數據通路沒有任何影響，可同時保證實時性、可嵌入芯片內、獨立于軟件以及可模擬實際存儲介質中誤碼分布狀態。

技術領域

本發明涉及數據存儲領域，特別是涉及一種誤碼生成方法及誤碼生成器。

背景技術

在數據存儲領域，存儲介質必然會引入噪聲(通常在不同存儲區域內為均勻分布的基于不同比特翻轉率的白噪聲)。即在通過存儲介質后，讀出數據會在隨機比特位置上發生翻轉從而出現誤碼，并且任意兩個比特之間是否翻轉誤碼生成器獨立的。因此，數據存儲控制芯片(集成電路)必須針對噪聲或誤碼實現足夠的糾錯和管理功能。

在數據存儲控制芯片中，為了衡量與測試誤碼糾錯功能和錯誤數據管理功能，需要實現誤碼生成器，即針對存儲數據故意隨機引入錯誤比特。現有誤碼生成過程中，往往無法同時保證實時性、可嵌入芯片內、獨立于軟件以及可模擬實際存儲介質中誤碼分布狀態，比如常需要外接第三方設備或額外模塊來實現，引入過多時鐘周期的系統延時，或增加不必要的設計成本，或增加了系統行為與現實場景的區別。

發明內容

為了克服上述缺陷，本發明要解決的技術問題是提供一種誤碼生成方法及誤碼生成器，用以至少降低生成誤碼過程的系統延時。

為解決上述技術問題，本發明實施例中的一種誤碼生成方法包括：

從N+1路偽隨機數產生通道生成的每路偽隨機數中生成M比特偽隨機數；

根據N+1路的M比特偽隨機數，生成目標偽隨機數；所述N不小于0；所述M大于0；

根據所述目標偽隨機數與預先配置的比特錯誤率產生單比特的翻轉屏蔽信號；

根據輸入的每個比特與所述單比特的翻轉屏蔽信號，產生誤碼。

可選地，所述從N+1路偽隨機數的每路偽隨機數中生成M比特偽隨機數之前，包括：

生成單路真隨機數；

根據所述真隨機數從所述N+1路偽隨機數產生通道中選擇一個或多個隨機數產生通道，打亂所述一個或多個隨機數產生通道生成的偽隨機數的序列順序。

可選地，所述從N+1路偽隨機數產生通道生成的每路偽隨機數中生成M比特偽隨機數，包括：

將N+1路偽隨機數初始值分配到所述N+1路偽隨機數產生通道，用以生成所述偽隨機數。

可選地，所述根據N+1路的M比特偽隨機數，生成目標偽隨機數，包括：

將N+1路的M比特偽隨機數進行邏輯運算，生成所述目標偽隨機數。

可選地，所述根據輸入的每個比特與所述單比特的翻轉屏蔽信號，產生誤碼，包括：

將所述輸入的每個比特與所述單比特的翻轉屏蔽信號進行邏輯運算，產生所述誤碼。

可選地，所述從N+1路偽隨機數產生通道的每路偽隨機數中選擇M比特偽隨機數之前，包括：

根據時鐘周期的內部總線位寬，并行輸入多個比特。

可選地，在對所述多個比特產生誤碼的過程中，各個比特對應的比特翻轉率相同或不同。

為解決上述技術問題，本發明實施例中的一種誤碼生成器，所述誤碼生成器包括：

種子選擇單元，用于從N+1路偽隨機數產生通道生成的每路偽隨機數中生成M比特偽隨機數；