本發明公開了一種鎖相環中的時間數字轉換器，能夠提高鎖相精度。該時間數字轉換器包括輸入第一信號的延時單元和輸入第二信號的采樣單元，其中：延時單元，包括順次串聯的第一延時鏈、第二延時鏈和第三延時鏈，用于對第一信號進行延時；第一延時鏈包括至少一個第一延時器，第二延時鏈包括至少三個第二延時器，第三延時鏈包括至少一個第三延時器，第一延時器的延時長度和第三延時器的延時長度大于第二延時器的延時長度；采樣單元，用于在第二信號的預設時刻，對延時單元中的第一延時鏈中的各第一延時器、第二延時鏈中的各第二延時器以及第三延時鏈中的各第三延時器的輸出信號進行采樣，輸出采樣信號。

技術領域

本發明涉及鎖相環技術領域，尤其涉及一種鎖相環中的時間數字轉換器。

背景技術

鎖相環(PLL，Phase-locked loops)是一種利用反饋控制原理來實現兩個信號相位差固定不變的技術。例如第一信號和第二信號兩個信號，可以任意給定兩個信號的目標相位差，即給定了第一信號的指定時刻與第二信號的預設時刻的目標時間間隔，檢測兩個信號的當前相位差，即檢測第一信號的指定時刻與第二信號的預設時刻的當前時間間隔，當將第二信號作為參考信號時，可以根據該目標時間間隔和當前時間間隔對第一信號的相位進行控制，以鎖定第一信號的指定時刻與第二信號的預設時刻的時間間隔，即鎖定了兩個信號的相位差。

在鎖相環中，用于檢測兩個信號的當前相位差，即檢測第一信號的指定時刻與第二信號的預設時刻的當前時間間隔的裝置即為時間數字轉換器(TDC，Time-DigitalConverter)。現有技術中的一種時間數字轉換器如圖1所示，主要包括輸入第一信號的延時單元101和輸入第二信號的采樣單元102，第一信號和第二信號中，第二信號為參考信號，具體的：

延時單元101，包括串聯的多個延時長度相等的延時器，用于對第一信號進行延時；其中，延時單元101的延時長度大于第一信號的周期；

采樣單元102，用于在第二信號的預設時刻，對延時單元101中的各延時器的輸出信號D(1)、D(2)……D(n)進行采樣，輸出采樣信號Q(1)、Q(2)……Q(n)。采樣單元102輸出的采樣信號構成的二進制序列Q[1:n]中便攜帶了第一信號的上升沿時刻/下降沿時刻與第二信號的預設時刻的時間間隔信息，即攜帶了兩個信號的相位差信息。

假設，一個延時器的延時長度為t1，第一信號的周期為T1＝8t1，則延時單元101應包括8個以上延時器，例如可以包括10個，第一信號、第二信號及10個延時器的輸出信號D(1)、D(2)……D(10)如圖2所示，10個延時器的輸出信號均與第一信號同向。若第二信號的預設時刻具體為第二信號的上升沿時刻，則采樣單元102在第二信號的上升沿時刻，對延時單元101中的10個延時器的輸出信號進行采樣。如圖2所示，在第二信號的上升沿時刻，延時器的輸出信號D(1)、D(2)為高電平，D(3)、D(4)、D(5)、D(6)為低電平，D(7)、D(8)、D(9)、D(10)為高電平，因此采樣單元102輸出的采樣信號Q(1)、Q(2)……Q(10)構成的二進制序列Q[1:10]為0011110000。該二進制序列中攜帶了第二信號上升沿時刻與第一信號上升沿時刻、第一信號下降沿時刻之間的時間間隔信息。序列中的第一位為“0”，從第一位經過2個延時器的時間間隔在第三位跳變為“1”，表征了第二信號上升沿時刻與該第二信號上升沿時刻之前最近的第一信號下降沿時刻之間的時間間隔為2個延時器的時間間隔，即2t1；從第一位經過6個延時器的時間間隔在第七位重新跳變為“0”，表征了第二信號上升沿時刻與該第二信號上升沿時刻之前最近的第一信號上升沿時刻之間的時間間隔為6個延時器的時間間隔，即6t1。

顯然，現有時間數字轉換器的檢測精度取決于延時單元101中的延時器的延時長度t1，若采用延時長度較小的延時器，則需要數量較多的延時器，延時器的誤差累積影響較大，時間數字轉換器將很難實現，因此，需采用延時長度較大的延時器，導致現有時間數字轉換器的檢測精度較低，使得鎖相環的鎖相精度也較低。

發明內容