[發明專利]制造三維半導體器件的方法有效
| 申請號： | 201810445608.3 | 申請日： | 2018-05-10 |
| 公開（公告）號： | CN108878357B | 公開（公告）日： | 2023-09-15 |
| 發明（設計）人： | 權容賢;張大鉉 | 申請（專利權）人： | 三星電子株式會社 |
| 主分類號： | H01L21/822 | 分類號： | H01L21/822 |
| 代理公司： | 中科專利商標代理有限責任公司 11021 | 代理人： | 李敬文 |
| 地址： | 韓國*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 制造 三維 半導體器件 方法 | ||
1.一種制造三維半導體器件的方法，所述方法包括：
在包括圖案區和與所述圖案區相鄰的緩沖區的下層上堆疊第一硬掩模層和第二硬掩模層；
圖案化所述第二硬掩模層以形成第二硬掩模圖案，所述第二硬掩模圖案包括所述圖案區上的多個第一掩模孔和所述緩沖區上的至少一個凹部，所述多個第一掩模孔暴露所述第一硬掩模層；以及
使用所述第二硬掩模圖案作為蝕刻掩模來蝕刻所述第一硬掩模層，以形成第一硬掩模圖案，所述第一硬掩模圖案包括所述圖案區上的多個蝕刻掩模孔和所述緩沖區上的至少一個緩沖掩模孔，所述多個蝕刻掩模孔暴露所述下層的頂表面，所述至少一個緩沖掩模孔具有與所述下層的頂表面間隔開的底表面，
其中，所述第一硬掩模層構成單層，并且
其中，在形成所述第一硬掩模圖案期間，所述第一硬掩模圖案的一部分保留在所述至少一個緩沖掩模孔下方，并且所述至少一個緩沖掩模孔暴露所述第一硬掩模圖案。
2.根據權利要求1所述的方法，其中，所述凹部具有第一寬度，并且所述第一掩模孔具有大于所述第一寬度的第二寬度。
3.根據權利要求1所述的方法，其中，所述緩沖掩模孔具有沿一個方向延伸的線性形狀。
4.根據權利要求1所述的方法，其中，形成所述第一硬掩模圖案包括：蝕刻所述第二硬掩模圖案的所述凹部以形成暴露所述第一硬掩模圖案的第二掩模孔。
5.根據權利要求1所述的方法，其中，所述緩沖掩模孔的深度大于所述第二硬掩模層的厚度。
6.根據權利要求4所述的方法，其中，
所述第一掩模孔以第一距離彼此間隔開，以及
所述第二掩模孔和所述第一掩模孔中的相應最鄰近的第一掩模孔以等于或大于所述第一距離的第二距離間隔開。
7.根據權利要求1所述的方法，還包括：
使用所述第一硬掩模圖案作為蝕刻掩模來蝕刻所述下層以在所述圖案區上形成通孔，所述通孔穿透所述下層。
8.根據權利要求7所述的方法，其中，在形成所述通孔期間，所述第一硬掩模圖案的一部分保留在所述緩沖掩模孔下方。
9.根據權利要求1所述的方法，其中，形成所述第二硬掩模圖案包括：
在所述第二硬掩模層上形成第一掩模圖案，所述第一掩模圖案包括所述緩沖區上的第一開口；
使用所述第一掩模圖案作為蝕刻掩模來蝕刻所述第二硬掩模層的一部分以形成所述凹部；
去除所述第一掩模圖案；
在所述第二硬掩模層上形成第二掩模圖案，所述第二掩模圖案填充所述凹部，并且包括所述圖案區上的第二開口；以及
使用所述第二掩模圖案作為蝕刻掩模蝕刻所述第二硬掩模層以形成所述第一掩模孔。
10.一種制造三維半導體器件的方法，所述方法包括：
提供包括圖案區和所述圖案區之間的緩沖區的襯底；
在所述襯底上形成薄層結構，所述薄層結構包括交替且豎直堆疊的犧牲層和絕緣層；
在所述薄層結構上形成第一硬掩模圖案，所述第一硬掩模圖案包括所述緩沖區上的至少一個緩沖掩模孔和所述圖案區中的每一個圖案區上的多個蝕刻掩模孔，所述至少一個緩沖掩模孔具有與所述薄層結構的頂表面間隔開的底表面，所述多個蝕刻掩模孔暴露所述薄層結構的頂表面；以及
使用所述第一硬掩模圖案作為蝕刻掩模各向異性地蝕刻所述薄層結構，
其中，在蝕刻所述薄層結構期間，所述第一硬掩模圖案的一部分保留在所述至少一個緩沖掩模孔下方。
11.根據權利要求10所述的方法，其中，所述緩沖掩模孔具有第一寬度，并且所述蝕刻掩模孔具有大于所述第一寬度的第二寬度。
12.根據權利要求10所述的方法，其中，所述緩沖掩模孔具有沿一個方向延伸的線性形狀。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于三星電子株式會社，未經三星電子株式會社許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201810445608.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：片材粘貼方法
- 下一篇：半導體器件及其形成方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
