本公開涉及一種接口裝置和接口方法，屬于圖像處理領(lǐng)域，能夠?qū)崿F(xiàn)ISP與DSP間圖像數(shù)據(jù)的直接互相傳輸，增加了工作效率，節(jié)省了DDR帶寬，降低了功耗。該接口裝置包括：多個寫數(shù)據(jù)緩存器，用于從圖像信號處理器中讀取數(shù)據(jù)并緩存所讀取的數(shù)據(jù)；多個寫地址緩存器，用于緩存數(shù)字信號處理器中存儲器的空閑地址信息和所述存儲器的、已經(jīng)被寫入所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)的地址的信息；寫入控制器，用于基于所述多個寫地址緩存器所緩存的地址信息，來控制所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)向所述存儲器的寫入操作。

技術(shù)領(lǐng)域

本公開涉及圖像處理領(lǐng)域，具體地，涉及一種接口裝置和接口方法。

背景技術(shù)

由于對圖像質(zhì)量和圖像處理能力提出了更高的要求，所以從攝像頭采集到的圖像信息，需經(jīng)過圖像信號處理器(Image Signal Processor，ISP)和數(shù)字信號處理器(DigitalSignal Processor，DSP)的更多協(xié)同處理。傳統(tǒng)的做法是，首先ISP處理從攝像頭采集到的圖像，之后存儲到雙倍速率同步動態(tài)隨機存儲器(Double Data Rate SynchronousDynamic Random Access Memory，DDR SDRAM，簡稱DDR)中；當DSP需要對圖像信息做進一步處理時，需從DDR中讀取數(shù)據(jù)，處理之后再存回DDR中。這樣降低了工作效率，同時占用DDR帶寬，增加了功耗。

發(fā)明內(nèi)容

本公開的目的是提供一種接口裝置和接口方法，能夠?qū)崿F(xiàn)ISP與DSP間圖像數(shù)據(jù)的直接互相傳輸，既增加了工作效率，節(jié)省了DDR帶寬，降低了功耗。

為了實現(xiàn)上述目的，本公開提供一種接口裝置，該接口裝置包括：多個寫數(shù)據(jù)緩存器，用于從圖像信號處理器中讀取數(shù)據(jù)并緩存所讀取的數(shù)據(jù)；多個寫地址緩存器，用于緩存數(shù)字信號處理器中存儲器的空閑地址信息，和所述存儲器的、已經(jīng)被寫入所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)的地址的信息；寫入控制器，用于基于所述多個寫地址緩存器所緩存的地址信息，來控制所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)向所述存儲器的寫入操作。

可選地，所述多個寫數(shù)據(jù)緩存器根據(jù)來自所述圖像信號處理器的數(shù)據(jù)的類型，分通道地讀取并緩存來自所述圖像信號處理器的數(shù)據(jù)。

可選地，每個所述寫地址緩存器包括：寫空閑地址子緩存器，用于緩存所述數(shù)字信號處理器中所述存儲器的空閑地址信息；寫數(shù)據(jù)地址子緩存器，用于緩存所述存儲器的、已經(jīng)被寫入所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)的地址的信息。

可選地，所述多個寫地址緩存器根據(jù)來自所述圖像信號處理器的數(shù)據(jù)的類型，分通道地緩存所述存儲器的空閑地址信息，和所述存儲器的、已經(jīng)被寫入所述多個寫數(shù)據(jù)緩存器所緩存的數(shù)據(jù)的地址的信息。

可選地，所述多個寫數(shù)據(jù)緩存器通過圖像視頻接口或第一總線接口連接到所述圖像信號處理器并通過第二總線接口連接到所述數(shù)字信號處理器，所述多個寫地址緩存器通過所述第二總線接口連接到所述數(shù)字信號處理器。

可選地，該接口裝置還包括：多個讀數(shù)據(jù)緩存器，用于從所述數(shù)字信號處理器讀取所述數(shù)字信號處理器處理后的數(shù)據(jù)并緩存所讀取的數(shù)據(jù)；多個讀地址緩存器，用于緩存所述存儲器的、所述多個讀數(shù)據(jù)緩存器已經(jīng)從其中讀出所述數(shù)字信號處理器處理后的數(shù)據(jù)的空閑地址信息，和所述存儲器的、已經(jīng)被寫入所述數(shù)字信號處理器處理后的數(shù)據(jù)的地址的信息；讀控制器，用于基于所述多個讀地址緩存器所緩存的地址信息，來控制所述多個讀數(shù)據(jù)緩存器從所述存儲器讀取并緩存數(shù)據(jù)的操作。

可選地，所述多個讀數(shù)據(jù)緩存器根據(jù)所述數(shù)字信號處理器處理后的數(shù)據(jù)的類型，分通道地讀取并緩存所述數(shù)字信號處理器處理后的數(shù)據(jù)。

可選地，每個所述讀地址緩存器包括：讀空閑地址子緩存器，用于緩存所述存儲器的、所述多個讀數(shù)據(jù)緩存器已經(jīng)從其中讀出所述數(shù)字信號處理器處理后的數(shù)據(jù)的空閑地址信息；讀數(shù)據(jù)地址子緩存器，用于緩存所述存儲器的、已經(jīng)被寫入所述數(shù)字信號處理器處理后的數(shù)據(jù)的地址的信息。