本發(fā)明公開了一種高速SPI接口安全芯片的版圖結(jié)構(gòu)，包括：第1版圖區(qū)、第2版圖區(qū)、第3版圖區(qū)、第4版圖區(qū)、第5版圖區(qū)、第6版圖區(qū)、第7版圖區(qū)、第8版圖區(qū)和第9版圖區(qū)，其中，第1版圖區(qū)與第2?9版圖區(qū)相連；第2版圖區(qū)與第1、4以及5版圖區(qū)相連；第3版圖區(qū)與第1和4版圖區(qū)相連；第4版圖區(qū)與1?3版圖區(qū)及第5?9版圖區(qū)相連；第5版圖區(qū)與第1、2、4和8版圖區(qū)相連；第6版圖區(qū)與第1和5版圖區(qū)相連；第7版圖區(qū)與第1和4版圖區(qū)相連；第8版圖區(qū)與第1和4版圖區(qū)相連；以及第9版圖區(qū)與第1和4版圖區(qū)相連，第9版圖區(qū)覆蓋安全芯片上的除第5版圖區(qū)之外的所有區(qū)域。本發(fā)明的版圖結(jié)構(gòu)布局固定、合理，提高了安全芯片的速度、安全性及可靠性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種安全芯片的版圖結(jié)構(gòu)，特別涉及一種高速SPI接口安全芯片的版圖結(jié)構(gòu)。

背景技術(shù)

安全芯片作為信息安全技術(shù)的重要載體，其功能和可靠性對信息安全起著至關(guān)重要的作用。近年來，隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，安全芯片的設(shè)計水平也逐漸提高，安全芯片種類日趨豐富，包括簡單的數(shù)據(jù)保護(hù)電路，密碼算法硬件加速器，內(nèi)嵌CPU的SOC系統(tǒng)等。但與此同時，對安全芯片的各種攻擊方法也是層出不窮。這些攻擊方法通過探測和分析安全芯片在運(yùn)行過程中泄漏的功耗、時間、電磁波等信息來推斷和獲取芯片內(nèi)密碼系統(tǒng)的密鑰，進(jìn)而獲得芯片存儲數(shù)據(jù)。為進(jìn)一步提高安全芯片抗攻擊能力，市場上出現(xiàn)了基于特定算法和防御技術(shù)的安全芯片，這些安全芯片從系統(tǒng)架構(gòu)、安全啟動、密鑰管理、旁道攻擊防御技術(shù)等多種角度入手，基于SOC系統(tǒng)形成了相對有效的防護(hù)機(jī)制，在一定程度上增強(qiáng)了安全芯片的安全防護(hù)能力。具體到版圖實(shí)現(xiàn)方面，主要安全防護(hù)措施包括加入檢測報警模塊、設(shè)置防護(hù)屏蔽層、設(shè)置EFUSE熔斷單元等。

但是，隨著安全協(xié)議的日益復(fù)雜和芯片通信速度要求的不斷提升，現(xiàn)有安全芯片暴露出算法單一、通信速度偏慢，可靠性不高等問題。而隨著芯片攻擊手段的豐富，一些安全芯片防御技術(shù)也較容易被破解，芯片的安全防護(hù)還需要進(jìn)一步完善。

公開于該背景技術(shù)部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解，而不應(yīng)當(dāng)被視為承認(rèn)或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域一般技術(shù)人員所公知的現(xiàn)有技術(shù)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種高速SPI接口安全芯片的版圖結(jié)構(gòu)，從而克服現(xiàn)有技術(shù)的缺點(diǎn)。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種高速SPI接口安全芯片的版圖結(jié)構(gòu)，包括：第1版圖區(qū)、第2版圖區(qū)、第3版圖區(qū)、第4版圖區(qū)、第5版圖區(qū)、第6版圖區(qū)、第7版圖區(qū)、第8版圖區(qū)和第9版圖區(qū)，其中，第1版圖區(qū)與第2-9版圖區(qū)相連；第2版圖區(qū)與第1、4以及5版圖區(qū)相連；第3版圖區(qū)與第1和4版圖區(qū)相連；第4版圖區(qū)與1-3版圖區(qū)及第5-9版圖區(qū)相連；第5版圖區(qū)與第1、2、4和8版圖區(qū)相連，第5版圖區(qū)分布于安全芯片的左右兩側(cè)；第6版圖區(qū)與第1和5版圖區(qū)相連；第7版圖區(qū)與第1和4版圖區(qū)相連；第8版圖區(qū)與第1和4版圖區(qū)相連；以及第9版圖區(qū)與第1和4版圖區(qū)相連，第9版圖區(qū)覆蓋安全芯片上的除第5版圖區(qū)之外的所有區(qū)域。

優(yōu)選地，上述技術(shù)方案中，第1版圖區(qū)為模擬IP版圖區(qū)，模擬IP版圖區(qū)包括帶隙基準(zhǔn)源、電壓參考源、功耗尖峰檢測模塊、電壓檢測模塊、溫度檢測模塊、光檢測模塊、低頻振蕩器和高頻振蕩器模塊。

優(yōu)選地，上述技術(shù)方案中，第2版圖區(qū)為512K Bytes FLASH版圖區(qū)，F(xiàn)LASH版圖區(qū)緊鄰第1版圖布置。

優(yōu)選地，上述技術(shù)方案中，第3版圖區(qū)為數(shù)據(jù)存儲交互模塊版圖區(qū)，數(shù)據(jù)存儲交互模塊版圖區(qū)緊鄰第4版圖區(qū)布置。

優(yōu)選地，上述技術(shù)方案中，第4版圖區(qū)為數(shù)字邏輯單元版圖區(qū)，數(shù)字邏輯單元版圖區(qū)包括SM1、SM2和SM4算法模塊版圖、測試模塊版圖以及安全加密模塊版圖。

優(yōu)選地，上述技術(shù)方案中，第5版圖區(qū)為輸入輸出接口版圖區(qū)，輸入輸出接口版圖區(qū)包括24個平行式輸入輸出接口版圖，24個平行式輸入輸出接口均勻分布于安全芯片版圖左右兩側(cè)。