一種處理器包括核，所述核具有虛擬化支持電路，用以響應于訪問指令的請求而從與虛擬機關聯的虛擬機控制結構(VMCS)檢索邏輯地址。所述邏輯地址對應于將要被訪問的指令。所述虛擬化支持電路還可：將邏輯地址轉換成顧客虛擬地址；調用轉換電路以將顧客虛擬地址轉換成顧客物理地址，并且將顧客物理地址轉換成主機物理地址；以及將顧客物理地址或主機物理地址中的至少一個存儲在VMCS中。

本公開涉及用于虛擬機的指令的仿真的領域，并且具體地講，涉及在虛擬機進入時的地址的轉換。

背景技術

處理器的虛擬機管理器(VMM)(或管理程序)對在它的控制下由顧客虛擬機執行的指令進行仿真以便例如對虛擬機連接到的硬件裝置進行仿真。另一示例可包括VMM攔截對某些存儲器范圍的訪問并且對指令進行仿真以便執行安全檢查。這種VMM可實現防病毒/防惡意軟件策略，通過攔截指令并且對指令進行仿真，VMM可確定指令是否具有任何惡意副作用。

附圖說明

圖1A是根據本公開的實施例的可執行虛擬機監視器和一個或多個虛擬機的計算裝置的框圖。

圖1B是圖1A的計算裝置的處理器和存儲器的更詳細視圖的框圖。

圖2是根據本公開的實施例的虛擬機控制結構(VMCS)的框圖。

圖3A是圖示根據本公開的實施例的顧客虛擬地址到顧客物理地址的轉換和顧客物理地址到主機物理地址的轉換的框圖。

圖3B是圖示根據本公開的實施例的使用擴展頁表(EPT)將顧客物理地址轉換成主機物理地址的框圖。

圖4A是圖示根據本公開的實施例的用于邏輯到線性地址的轉換的偏移量的確定的框圖。

圖4B是圖示根據本公開的實施例的在保護模式下的邏輯地址到線性地址的轉換的框圖。

圖4C是圖示根據本公開的實施例的在實模式下的邏輯地址到線性地址的轉換的框圖。

圖4D是描繪根據本公開的實施例的段選擇器的框圖。

圖4E是描繪根據本公開的實施例的段寄存器的框圖。

圖5A和5B是根據本公開的實施例的在虛擬機進入時轉換邏輯地址的方法的流程圖。

圖6A和6B是根據本公開的另一實施例的在虛擬機進入時轉換邏輯地址的方法的流程圖。

圖7A是圖示根據一個實施例的按順序流水線和寄存器重新命名級、無序發出/執行流水線的框圖。

圖7B是圖示在進入虛擬機時執行轉換的處理器的微架構的框圖。

圖8圖示包括用于在進入虛擬機時執行轉換的邏輯電路的處理器的微架構的框圖。

圖9是根據一個實現方式的計算機系統的框圖。

圖10是根據另一實現方式的計算機系統的框圖。

圖11是根據一個實現方式的片上系統的框圖。

圖12圖示用于計算系統的框圖的另一實現方式。

圖13圖示用于計算系統的框圖的另一實現方式。

具體實施方式