[實用新型]半導體器件反熔絲結構有效
| 申請號： | 201721659200.3 | 申請日： | 2017-12-04 |
| 公開（公告）號： | CN207852665U | 公開（公告）日： | 2018-09-11 |
| 發明（設計）人： | 不公告發明人 | 申請（專利權）人： | 睿力集成電路有限公司 |
| 主分類號： | H01L23/525 | 分類號： | H01L23/525;G11C11/409 |
| 代理公司： | 上海光華專利事務所(普通合伙) 31219 | 代理人： | 余明偉 |
| 地址： | 230000 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 反熔絲 反熔絲單元 絕緣層 半導體器件 導電層 隔離層 減小 熔絲 芯片 本實用新型 第二導電層 第一導電層 絕緣層形成 高度集成 矩陣結構 源區 占據 配置 | ||
1.一種半導體器件反熔絲結構，其特征在于，包括半導體襯底，所述半導體襯底包含有源區，所述有源區包含間隔的第一溝槽及第二溝槽，反熔絲單元形成于所述有源區，其中，所述反熔絲單元包括：
第一熔絲隔離層，形成于所述第一溝槽的底部及側壁；
第一導電層，填充于所述第一溝槽內，且所述第一導電層的頂面低于所述第一溝槽的頂緣；
第一絕緣層，形成于所述第一溝槽內并覆蓋于所述第一導電層的頂面；
第二熔絲隔離層，形成于所述第二溝槽的底部及側壁；第二導電層，填充于所述第二溝槽內，且所述第二導電層的頂面低于所述第二溝槽的頂緣；
第二絕緣層，形成于所述第二溝槽內并覆蓋于所述第二導電層的頂面；以及
第三導電層，凸設于所述第一溝槽和第二溝槽之間的所述有源區上。
2.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：當所述第一熔絲隔離層被熔斷，第一導通路徑由所述第三導電層到所述第一導電層；當所述第二熔絲隔離層被熔斷，第二導通路徑由所述第三導電層到所述第二導電層。
3.根據權利要求2所述的半導體器件反熔絲結構，其特征在于：當所述第一熔絲隔離層、所述第二熔絲隔離層被熔斷，第三導通路徑還包括由所述第一導電層到所述第二導電層。
4.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述半導體襯底的所述有源區包含N型摻雜襯底及P型摻雜襯底所組成群組中的一種。
5.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第三導電層與所述第一溝槽之間以及所述第三導電層與所述第二溝槽之間具有間距D。
6.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第一絕緣層的上表面和所述第二絕緣層的上表面的任一皆與所述有源區的上表面齊平。
7.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述反熔絲單元還包括保護層，所述保護層覆蓋所述第三導電層的表面、所述第一絕緣層的表面、所述第二絕緣層的表面以及所述有源區的其余上表面。
8.根據權利要求1至7中任一項所述的半導體器件反熔絲結構，其特征在于：所述第一導電層和所述第二導電層配置在矩陣結構的多個直列，所述第三導電層配置在矩陣結構的橫排，使多個所述反熔絲單元排列成可定址的矩陣型態。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于睿力集成電路有限公司，未經睿力集成電路有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201721659200.3/1.html，轉載請聲明來源鉆瓜專利網。
