1.處理器外圍電路，其特征在于，所述處理器外圍電路與處理器連接，所述處理器外圍電路包括：

用于向處理器供電的供電電路，為處理器提供始終頻率的晶振電路，與處理器的NRST引腳連接、為處理器提供復(fù)位功能的復(fù)位電路，為處理器提供調(diào)試接口的調(diào)試電路，以及為處理器提供與周邊電路通信的通信電路；

其中，所述供電電路為提供DC5V轉(zhuǎn)DC3.3V的電路，供電電路包括電平轉(zhuǎn)換芯片P1，電平轉(zhuǎn)換芯片包括輸入端、輸出端和接地端，在輸入端和接地端之間設(shè)有并聯(lián)的電容C6和電容C8，在輸出端和接地端之間設(shè)有并聯(lián)的電容C7和電容C9；在輸入端設(shè)有5.5V輸入電平，在輸出端設(shè)有3.3V輸出電平，在3.3V輸出電平與數(shù)字接地之間依次設(shè)有電阻R8、發(fā)光二極管D1和電阻R12。

2.根據(jù)權(quán)利要求1所述的處理器外圍電路，其特征在于，所述晶振電路包括晶振芯片Y1，晶振芯片Y1設(shè)有第一引腳和第二引腳，第一引腳與晶振電路輸出端連接，第二引腳與晶振電路輸入端連接，在第一引腳與數(shù)字接地之間設(shè)有電容C2，在第二引腳與數(shù)字接地之間設(shè)有電容C1。

3.根據(jù)權(quán)利要求1所述的處理器外圍電路，其特征在于，所述復(fù)位電路包括開關(guān)S1，開關(guān)S1的一端經(jīng)電阻R9與3.3V輸出電平相連，開關(guān)S1的另一端接地；在開關(guān)S1的兩端并聯(lián)有電容C13，開關(guān)S1的未接地的一端與處理器的NRST引腳連接。

4.根據(jù)權(quán)利要求1所述的處理器外圍電路，其特征在于，所述調(diào)試電路，包括調(diào)試芯片U2，調(diào)試芯片U2上設(shè)有與3.3V輸出電平連接的引腳VCC，還設(shè)有/TRST引腳、TDI引腳、TMS引腳、TCK引腳、RTCK引腳、TDO引腳、/SRST引腳和GND接地引腳；其中，

/TRST引腳與3.3V輸出電平之間設(shè)有電阻R5，

TDI引腳與3.3V輸出電平之間設(shè)有電阻R4，

TMS引腳與3.3V輸出電平之間設(shè)有電阻R5，

TCK、RTCK引腳與3.3V輸出電平之間設(shè)有電阻R5，

TDO引腳與3.3V輸出電平之間設(shè)有電阻R5，

/SRST引腳與NRST引腳連接。

5.根據(jù)權(quán)利要求1至4任一樣所述的處理器外圍電路，其特征在于，所述通信電路包括基于串行通信接口的有線通信電路以及基于GPRS通信方式的無線通信電路。

6.根據(jù)權(quán)利要求5所述的處理器外圍電路，其特征在于，所述有線通信電路包括RS232通信電路和RS485通信電路。

7.根據(jù)權(quán)利要求6所述的處理器外圍電路，其特征在于，所述RS232通信電路中包括通信芯片U4，在通信芯片U4的第一電容引腳對之間設(shè)有電容C18；在通信芯片U4的第二電容引腳對之間設(shè)有電容C19；在通信芯片U4的VDD引腳與數(shù)字接地之間依次設(shè)有電容C16和電容C17，通信芯片U4的VCC引腳與3.3V輸出電平相連，并且連接在電容C16和電容C17之間；

通信芯片U4的第一通信輸入端口、第一通信輸出端口均連接在處理器的串行接口DB9上；通信芯片U4的VEE引腳經(jīng)電容C20接地，通信芯片U4的GND引腳數(shù)字接地。

8.根據(jù)權(quán)利要求6所述的處理器外圍電路，其特征在于，所述RS485通信電路中包括通信芯片U3，通信芯片U3的DE引腳經(jīng)由電阻R10與數(shù)字接地連接，通信芯片U3的VCC引腳與3.3V輸出電平相連，通信芯片U3的A引腳和B引腳連接在帶網(wǎng)絡(luò)插座的變壓器HR911105A上，通信芯片U3的GND引腳數(shù)字接地。

9.根據(jù)權(quán)利要求8所述的處理器外圍電路，其特征在于，所述帶網(wǎng)絡(luò)插座的變壓器HR911105A的G+引腳上連接有電阻R14，所述帶網(wǎng)絡(luò)插座的變壓器HR911105A的Y+引腳上連接有電阻R15，所述帶網(wǎng)絡(luò)插座的變壓器HR911105A的G-、Y-引腳接地。

10.根據(jù)權(quán)利要求5所述的處理器外圍電路，其特征在于，所述無線通信電路中設(shè)有SIM800C模塊。