本發(fā)明提供一種電容器陣列結(jié)構(gòu)及其制造方法，電容器陣列結(jié)構(gòu)設(shè)置于半導(dǎo)體襯底上，電容器陣列結(jié)構(gòu)包括下電極層、粘附層、電容介質(zhì)層及上電極，下電極層位于半導(dǎo)體襯底上；粘附層覆蓋于下電極層的內(nèi)表面及外表面，用于提高下電極層與電容介質(zhì)層之間的粘附力，以防止下電極層與電容介質(zhì)層相剝離；電容介質(zhì)層覆蓋于粘附層的內(nèi)表面及外表面；上電極層覆蓋于電容介質(zhì)層的外表面。本發(fā)明的電容器陣列結(jié)構(gòu)通過在下電極層與電容介質(zhì)層之間設(shè)置粘附層，可以改善電容介質(zhì)層與下電極層之間的黏著性，從而有效避免電容介質(zhì)層從下電極層表面剝離，提高電容介質(zhì)層的可靠性，避免漏電流的異常增加。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體器件及制造領(lǐng)域，特別是涉及一種電容器陣列結(jié)構(gòu)及其制造方法。

背景技術(shù)

動態(tài)隨機存儲器(Dynamic?Random?Access?Memory，簡稱：DRAM)是計算機中常用的半導(dǎo)體存儲器件，由許多重復(fù)的存儲單元組成。在20nm以下的DRAM制程中，DRAM均采用堆棧式的電容構(gòu)造，其電容器(Capacitor)是垂直的高深寬比的圓柱體形狀以增加表面積，現(xiàn)有的電容器包括下電極層、電容介質(zhì)層及上電極層。在現(xiàn)有的DRAM電容器中，所使用的下電極層的材料一般為氮化鈦(TiN)，電容介質(zhì)層的材料一般為氧化鋯(ZrO_x)，而氧化鈦電容介質(zhì)層與氮化坦下電極層之間的黏著性比較差，容易發(fā)生電容介質(zhì)層從下電極層表面發(fā)生剝落(peeling)的異常現(xiàn)象。而當電容介質(zhì)層從下電極層發(fā)生剝落，則容易造成電容器漏電流的增加，進而導(dǎo)致器件功耗增大，甚至導(dǎo)致器件失效。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種電容器陣列結(jié)構(gòu)及其制造方法，用于解決現(xiàn)有技術(shù)中的電容器中電容介質(zhì)層容易從下電極層表面剝離而導(dǎo)致的漏電流增加、功耗增大及導(dǎo)致器件失效的問題。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種電容器陣列結(jié)構(gòu)，所述電容器陣列結(jié)構(gòu)設(shè)置于半導(dǎo)體襯底上，所述電容器陣列結(jié)構(gòu)包括下電極層、粘附層、電容介質(zhì)層及上電極，其中，

所述下電極層位于所述半導(dǎo)體襯底上；

所述粘附層覆蓋于所述下電極層的內(nèi)表面及外表面，用于提高所述下電極層與所述電容介質(zhì)層之間的粘附力，以防止所述下電極層與所述電容介質(zhì)層相剝離；

所述電容介質(zhì)層覆蓋于所述粘附層的內(nèi)表面及外表面；及，

所述上電極層覆蓋于所述電容介質(zhì)層的外表面。

優(yōu)選地，所述下電極層、所述電容介質(zhì)層及所述上電極層均包括金屬化合物層、所述粘附層包括金屬氧化物層。

優(yōu)選地，所述下電極層的材料包括氮化鈦(TiN)，所述電容介質(zhì)層的材料包括氧化鋯，所述粘附層的材料包括氧化鈦(TiOx)。

優(yōu)選地，所述粘附層的厚度與所述下電極層的厚度之比小于2:3。

優(yōu)選地，所述下電極層的截面形狀為U型。

優(yōu)選地，所述半導(dǎo)體襯底上形成有多個在內(nèi)存數(shù)組結(jié)構(gòu)中的焊盤，所述下電極層的底部下表面結(jié)合于所述焊盤。

優(yōu)選地，所述電容器陣列還包括支撐結(jié)構(gòu)，形成于所述半導(dǎo)體襯底上并連接所述下電極層；所述支撐結(jié)構(gòu)包括頂層支撐層、中間支撐層及底層支撐層，所述頂層支撐層連接所述下電極層的開口外圍，所述中間支撐層連接所述下電極層的中間部位，所述底層支撐層連接所述下電極層的底部外圍。

優(yōu)選地，所述支撐結(jié)構(gòu)的邊緣為簾幕波浪形，且所述支撐結(jié)構(gòu)的角隅為圓弧形。

優(yōu)選地，所述粘附層的陽離子元素取自于所述下電極層的表面金屬元素而自生成，所述粘附層的陰離子元素不相同所述下電極層的陰離子元素，使所述粘附層與所述下電極層之間為無孔隙結(jié)合。

優(yōu)選地，所述粘附層的陰離子元素相同于所述電容介質(zhì)層的陰離子元素。