1.一種半導體器件反熔絲結構，其特征在于，包括半導體襯底，所述半導體襯底包含有源區，所述有源區包含間隔的第一溝槽及第二溝槽，反熔絲單元形成于所述有源區，其中，所述反熔絲單元包括：

第一熔絲隔離層，形成于所述第一溝槽的底部及側壁；

第一導電層，填充于所述第一溝槽內，且所述第一導電層的頂面低于所述第一溝槽的頂緣；

第一絕緣層，形成于所述第一溝槽內并覆蓋于所述第一導電層的頂面；

第二熔絲隔離層，形成于所述第二溝槽的底部及側壁；第二導電層，填充于所述第二溝槽內，且所述第二導電層的頂面低于所述第二溝槽的頂緣；

第二絕緣層，形成于所述第二溝槽內并覆蓋于所述第二導電層的頂面；以及

第三導電層，凸設于所述第一溝槽和第二溝槽之間的所述有源區上。

2.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：當所述第一熔絲隔離層被熔斷，第一導通路徑由所述第三導電層到所述第一導電層；當所述第二熔絲隔離層被熔斷，第二導通路徑由所述第三導電層到所述第二導電層。

3.根據權利要求2所述的半導體器件反熔絲結構，其特征在于：當所述第一熔絲隔離層、所述第二熔絲隔離層被熔斷，第三導通路徑還包括由所述第一導電層到所述第二導電層。

4.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述半導體襯底的所述有源區包含N型摻雜襯底及P型摻雜襯底所組成群組中的一種。

5.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第三導電層與所述第一溝槽之間以及所述第三導電層與所述第二溝槽之間具有間距D。

6.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第一導電層和所述第二導電層的材料包含由鎢(W)、鈦(Ti)、鎳(Ni)、鋁(Al)、鉑(Pt)、硅氮化鈦(SiTiN)、金屬氮化物、金屬硅化物以及摻雜多晶硅所構成群組中的至少一種。

7.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第三導電層的材料包含由鎢(W)、鈦(Ti)、鎳(Ni)、鋁(Al)、鉑(Pt)、硅氮化鈦(SiTiN)、金屬氮化物、金屬硅化物以及摻雜多晶硅所構成的群組中的至少一種。

8.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第一絕緣層的上表面和所述第二絕緣層的上表面的任一皆與所述有源區的上表面齊平。

9.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述第一熔絲隔離層和所述第二熔絲隔離層的材料包含由二氧化硅及氧化鉿所構成的群組中的至少一種，所述第一絕緣層和所述第二絕緣層的材料包含由二氧化硅及氧化鉿所構成的群組中的至少一種。

10.根據權利要求1所述的半導體器件反熔絲結構，其特征在于：所述反熔絲單元還包括保護層，所述保護層覆蓋所述第三導電層的表面、所述第一絕緣層的表面、所述第二絕緣層的表面以及所述有源區的其余上表面。

11.根據權利要求1至10中任一項所述的半導體器件反熔絲結構，其特征在于：所述第一導電層和所述第二導電層配置在矩陣結構的多個直列，所述第三導電層配置在矩陣結構的橫排，使多個所述反熔絲單元排列成可定址的矩陣型態。

12.一種半導體器件反熔絲結構的寫入方法，其特征在于，包括：提供如權利要求1所述的半導體器件反熔絲結構，所述寫入方法還包含步驟：于所述第一導電層施加第一電壓，于所述第三導電層施加第二電壓，其中，所述第一電壓與所述第二電壓之間的電壓差高于所述第一熔絲隔離層的擊穿電壓，以擊穿所述第一熔絲隔離層。

13.根據權利要求12所述的半導體器件反熔絲結構的寫入方法，其特征在于，還包括：于所述第二導電層施加第三電壓，所述第三電壓與所述第二電壓之間的電壓差低于所述第二熔絲隔離層的擊穿電壓，以使所述第二熔絲隔離層保持絕緣。

14.一種半導體器件反熔絲結構的讀取方法，其特征在于，包括：提供如權利要求1所述的半導體器件反熔絲結構，所述讀取方法還包含：

于所述第一導電層施加第一電壓，于所述第二導電層施加第二電壓，于所述第三導電層施加第三電壓，其中：

當所述第一電壓與所述第三電壓之間存在電壓差，所述第二電壓與所述第三電壓之間不存在電壓差時，讀取第一導電層與第三導電層之間的電流；

當所述第一電壓與所述第三電壓之間不存在電壓差，所述第二電壓與所述第三電壓之間存在電壓差時，讀取第二導電層與第三導電層之間的電流。