技術領域

本發明涉及計算機技術領域,具體地說是一種快速評估系統高速鏈路風險點的方法及系統。

背景技術

在Server產品系統設計時，因主板及配套附屬子板開發數量較多，存在主板上外擴的高速IO總線類型較多且走線系統互連較復雜等問題。

在主板高速走線SI設計質量風險評估上，通常采用的方法是：信號仿真模擬評估或借鑒已開發類似產品案例測試數據進行高速鏈路風險評估。然而在Purley平臺某產品設計開發時，因項目本身開發進度較緊張，采用信號仿真模擬方法無法滿足當前項目進度時間要求，對主板通過750mm cable搭配3.5x4SATA背板鏈路設計來說，借鑒上代Grantley平臺上類似互連鏈路設計，且打板測試SATA3.0眼圖質量Pass數據。

因而，主觀認為當前鏈路風險可控。但此產品各板卡打樣回板進行SIV(Signal Integration Validation，信號完整性測試)測試時，發現主板搭配3.5x4背板SATA3.0測試眼圖fail，經debug排除，確定問題根源為兩平臺使用的cable部件，雖走線長度一樣，但規格不同，其loss在3GHz頻點下相差1.5dB。因而說明項目設計開發時，在某些條件因素限制及不確定時，針對高速走線系統鏈路的評估，沿用傳統評估手段已無法較好的管控高速走線鏈路風險，會對產品開發周期及設計質量帶來不確定影響。

發明內容

本發明的目的在于提供一種快速評估系統高速鏈路風險點的方法及系統，用于解決在產品研發時，無法較好的管控高速互聯鏈路風險的問題。

本發明解決其技術問題所采用的技術方案是：一種快速評估系統高速鏈路風險的方法，包括以下步驟：

創建高速鏈路的互聯模型，并將鏈路的配置信息導入結互聯模型內，形成高速鏈路的互聯拓撲結構；

從互聯拓撲結構中提取高速鏈路各子部件單元的插入損耗，計算全鏈路通道總損耗；

將所述全鏈路通道總損耗與鏈路預估插損值進行比較，得到設計鏈路的全鏈路風險等級。

進一步地，所述方法還包括對風險等級高的鏈路進行信號仿真模擬評估的步驟。

進一步地，通過文字處理工具創建所述高速鏈路的互聯模型。

進一步地，所述文字處理工具為Excel。

進一步地，所述互聯模型包括按照鏈路順序依次連接的主板、第一cable連接器、cable、第二cable連接器、鏈路平臺、硬盤連接器和硬盤。

進一步地，所述鏈路的配置信息包括鏈路平臺、協議標準、鏈路各子部件單元的插入損耗、cable的長度和cable的單位插入損耗。

進一步地，通過對高速鏈路各子部件單元的插入損耗求和，計算出全鏈路通道損耗。

本發明的實施例還提供了一種快速評估系統高速鏈路風險的系統，包括信息預處理模塊、計算模塊和比對模塊；

所述信息預處理模塊用于創建高速鏈路的互聯模型，并將鏈路的配置信息導入結互聯模型內，形成高速鏈路的互聯拓撲結構；

所述計算模塊用于從互聯拓撲結構中提取高速鏈路各子部件單元的插入損耗，計算全鏈路通道總損耗；

所述比對模塊用于將所述全鏈路通道總損耗與鏈路預估插損值進行比較，得出設計鏈路的全鏈路風險等級。

進一步地，所述系統還包括仿真模塊，所述仿真模塊用于對風險等級高的鏈路進行信號仿真模擬評估。

發明內容中提供的效果僅僅是實施例的效果，而不是發明所有的全部效果，上述技術方案中的一個技術方案具有如下優點或有益效果：

1、通過文字處理工具創建高速鏈路的互聯拓撲結構，并根據鏈路中各子部件單元的插入損耗快速計算出全鏈路的總損耗，能夠快速評估高速鏈路的風險等級，提高鏈路評估風險準確度，排除僅憑主觀經驗評估帶來的鏈路設計風險隱患，提高了產品設計開發的成功率。

2、針對高風險鏈路進行信號仿真模擬及提出方案改善建議，縮短了項目開發中逐個高速鏈路仿真評估所需時間。

附圖說明

圖1是本發明所述方法實施例1的流程圖；

圖2是利用本發明所述方法對Grantley平臺主板搭配3.5x4背板鏈路的互聯拓撲結構示意圖；

圖3是利用本發明所述方法對對Purley平臺主板搭配3.5x4背板鏈路的互聯拓撲結構示意圖；

圖4是本發明所述方法實施例2的流程圖；

圖5是本發明的系統結構示意圖。

具體實施方式