1.一種鎖相環路(PLL)電路，包括：

相位檢測器，接收參考頻率信號和反饋頻率信號，并且被配置為輸出指示所述參考頻率信號與所述反饋頻率信號之間的相位差的數字信號；

數字環路濾波器，被配置為對所述數字信號進行濾波；

數模轉換器，被配置為將經濾波的數字信號轉換成控制信號；

振蕩器，被配置為基于所述控制信號來生成PLL時鐘信號；

Σ-Δ調制器，被配置為根據頻率控制字來調制分頻器信號；

分頻器，被配置為基于所述分頻器信號來對所述PLL時鐘信號進行分頻，并且基于經分頻的PLL時鐘信號來生成噪聲反饋頻率信號；

噪聲濾波塊，被配置為從所述噪聲反饋頻率信號中移除量化噪聲，從而生成所述反饋頻率信號，其中所述噪聲濾波塊包括：

延遲鏈，被配置為生成所述噪聲反饋頻率信號的多個不同延遲版本，以及

多路復用器，被配置為接收所述噪聲反饋頻率信號的所述多個不同延遲版本作為輸入，并且根據所述量化噪聲來向所述相位檢測器傳遞所述噪聲反饋頻率信號的所述多個不同延遲版本之一作為所述反饋頻率信號；以及

控制電路，所述控制電路被配置為從所述Σ-Δ調制器接收未成形量化誤差，并且基于所述未成形量化誤差來生成用于所述多路復用器的控制信號。