本發明涉及一種視頻疊加裝置及方法，視頻疊加裝置包括：第一動態視頻信號存儲模塊，用于存儲動態視頻信號，并將動態視頻信號傳輸至存儲控制模塊；存儲控制模塊，用于控制動態視頻信號的實時存儲，并將動態視頻信號傳輸至第二動態視頻信號存儲模塊；第二動態視頻信號存儲模塊，用于存儲動態視頻信號，并將動態視頻信號傳輸至視頻疊加模塊；本地視頻信號存儲模塊，用于存儲本地視頻信號，并將本地視頻信號傳輸至視頻疊加模塊；視頻疊加模塊，用于對動態視頻信號和本地視頻信號進行疊加，并將疊加后的視頻信號傳輸至顯示模塊；顯示模塊，用于接收視頻疊加模塊傳輸的疊加后的視頻信號，并對疊加后的視頻信號進行顯示。

技術領域

本發明涉及視頻圖像處理領域，尤其涉及一種視頻疊加裝置及方法。

背景技術

隨著計算機技術的發展，視頻圖像處理技術的應用越來越廣泛，其中，視頻疊加技術是圖像視頻處理中的一個重要研發方向，通過視頻疊加技術可以在視頻信號中疊加字符或圖像信號，在屏幕的特定位置上與視頻信號同時顯示，以使人們同時獲取多個有效信息。

處理數據量大以及處理過程的實時性是視頻圖像處理的重要特性。實時性是指圖像視頻數據的傳輸和處理是按一定的速度連續進行的，為了保證連續性的特點，就必須保證視頻的處理速度不能低于視頻數據的傳輸速度，也就是說，圖像數據的處理不應該導致圖像數據傳輸發生阻塞、中斷、或丟失等現象。否則，圖像視頻的處理過程就不具備實時性的特點。為了保證視頻處理具有足夠高的速度，可以采用硬件實現實時處理算法。

作為數字電路系統，視頻圖像數據的實時處理是按照系統時鐘一個節拍、一個節拍進行的，由于視頻圖像數據處理量大，在一個系統時鐘周期內不可能完成實時處理算法，為了滿足視頻圖像數據處理的實時性要求，通常采用流水線設計方法。流水線設計方法是將實時處理算法裂解成一系列比較簡單的級聯子函數，經過這樣的分解后，一個電路模塊在一個系統時鐘內實現一個子函數的功能。在每一個系統時鐘周期內，每一個電路模塊都對前級送來的輸入數據完成一個特定的子函數算法后將結果保存在鎖存器內，然后再下一個系統時鐘周期到來時，將結果輸出到后級電路模塊中，與此同時，對前級送來的新的數據開始進行同樣特定的子函數運算。

因此，視頻圖像數據的實時處理過程就按照系統時鐘一個節拍、一個節拍地完成，與流水線一樣，在整個過程中，每一個電路模塊就如同一道道固定的工序，實時各自特定的子函數功能，最終，整個視頻圖像實時處理系統便能實現比較復雜的實時圖像處理功能。

FPGA(Field－Programmable Gate Array)，即現場可編程門陣列，它是一種高集成度的用戶可編程ASIC芯片，其內部具有豐富的可編程模塊資源，并且每個模塊內均有組合邏輯函數發生器和觸發器，這些模塊在芯片內部以陣列方式分布，各模塊間的可編程連線資源豐富，高速、高扇出、低漂移的全局時鐘網絡也是FPGA芯片的重要特點，因此，FPGA芯片非常適合于流水線的數據處理方式。

LVDS(Low-Voltage Differential Signaling，低電壓差分信號)這種技術的核心是采用極低的電壓擺幅高速差動傳輸數據，可以實現點對點或一點對多點的連接，具有低功耗、低誤碼率、低串擾和低輻射等特點，其傳輸介質可以是銅質的PCB連線，也可以是平衡電纜。LVDS在對信號完整性、低抖動及共模特性要求較高的系統中得到了越來越廣泛的應用。

SDRAM(Synchronous Dynamic Random Access Memory，同步動態隨機存儲器)，同步是指內存工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失；隨機是指數據不是線性依次存儲，而是自由指定地址進行數據讀寫。

DVI接口：DVI(Digital Visual Interface)，即數字視頻接口。DVI接口速度快、畫面清晰、支持HDCP協議。

VGA接口：VGA(Video Graphics Array)即視頻圖形陣列。具有分辨率高、顯示速率快、顏色豐富等優點。