本發(fā)明公開了一種基于串行通信的DSP遠(yuǎn)程調(diào)試裝置及方法，該方法在本地計(jì)算機(jī)上將源程序編譯鏈接生產(chǎn)目標(biāo)文件，利用雙向RS422串行通信總線將目標(biāo)文件傳送到遠(yuǎn)程目標(biāo)板FPGA中，調(diào)試時使用FPGA模擬Flash功能，F(xiàn)PGA接收完目標(biāo)文件后復(fù)位DSP，DSP從FPGA中讀取程序數(shù)據(jù)并運(yùn)行，并利用FPGA交換觀察變量存儲地址，在本地計(jì)算機(jī)中可查看和記錄所需要的觀察變量，完成DSP調(diào)試后，利用FPGA再將目標(biāo)文件寫入Flash中，完成程序的固化工作。本發(fā)明適合礦山、核電站等需要遠(yuǎn)程調(diào)試和程序遠(yuǎn)程加載的場合，同時也適合大型轉(zhuǎn)臺等無法使用斷點(diǎn)調(diào)試的場合，采用RS422串行傳輸，距離可長達(dá)數(shù)千米。

技術(shù)領(lǐng)域

本發(fā)明屬于計(jì)算機(jī)控制領(lǐng)域，具體涉及一種基于串行通信的DSP遠(yuǎn)程調(diào)試裝置及方法。

背景技術(shù)

數(shù)字信號處理器DSP(Digital Signal Processor)具有強(qiáng)大的處理和運(yùn)算能力，廣泛應(yīng)用在圖像處理、雷達(dá)信號處理、工業(yè)控制等領(lǐng)域，目前DSP軟件開發(fā)人員在調(diào)試時大都依賴于通過USB專用仿真器在廠商提供的集成開發(fā)環(huán)境中調(diào)試，使用廠商專用JTAG調(diào)試協(xié)議，該協(xié)議并不對用戶開放。因?yàn)閁SB傳輸距離，目標(biāo)板距離調(diào)試計(jì)算機(jī)不能太遠(yuǎn)，且在集成開發(fā)環(huán)境中觀察程序中變量只能通過斷點(diǎn)方式，更無法記錄程序?qū)嶋H運(yùn)行中變量變化情況，而在礦山、核電站等場合，目標(biāo)板所在位置因環(huán)境受限，調(diào)試人員無法在現(xiàn)場調(diào)試，只能遠(yuǎn)程調(diào)試，通過USB專用仿真器的調(diào)試方式無法完成遠(yuǎn)程調(diào)試和數(shù)據(jù)記錄，需要研究通用的、脫離仿真器和具體調(diào)試協(xié)議限制的遠(yuǎn)程DSP調(diào)試方法。

發(fā)明內(nèi)容

為了解決上述現(xiàn)有技術(shù)存在的問題，本發(fā)明的目的在于提出一種基于串行通信的DSP調(diào)試方法，該方法在本地計(jì)算機(jī)上完成源程序編譯鏈接生成目標(biāo)文件，然后利用RS422串行通信將目標(biāo)文件傳送到遠(yuǎn)程目標(biāo)板FPGA中完成DSP調(diào)試。本發(fā)明能脫離DSP仿真器，方便、快捷的完成DSP調(diào)試和調(diào)試過程中的數(shù)據(jù)記錄。

本發(fā)明的解決上述問題采用的技術(shù)方案為：一種基于串行通信的DSP遠(yuǎn)程調(diào)試裝置，包括本地調(diào)試計(jì)算機(jī)、遠(yuǎn)程目標(biāo)板、雙向RS422串行通信總線；所述的遠(yuǎn)程目標(biāo)板包括FPGA、Flash程序存儲器和DSP；所述的FPGA內(nèi)部邏輯包括串行接收模塊串行發(fā)送模塊數(shù)據(jù)判斷及地址產(chǎn)生模塊，所述本地調(diào)試計(jì)算機(jī)包括集成開發(fā)環(huán)境CCS、多串口卡和用戶調(diào)試軟件界面，所述多串口卡通過雙向RS422串行通信總線與遠(yuǎn)程目標(biāo)板相連，完成雙向RS422串行通信；所述的遠(yuǎn)程目標(biāo)板中FPGA和Flash程序存儲器掛接在DSP的EMIF總線上，DSP的程序存儲器片選信息CE1、CE0、外部存儲器讀取信號RD，寫信號WR和Flash程序存儲器的片選管腳和讀允許管腳接入FPGA中，DSP需要讀取程序數(shù)據(jù)時，片選信號CE和RD有效，F(xiàn)PGA可根據(jù)本地調(diào)試計(jì)算機(jī)命令選取Flash程序存儲器讀有效或者FPGA內(nèi)部程序存儲雙口RAM讀有效，當(dāng)本地調(diào)試計(jì)算機(jī)命令是讀取FPGA內(nèi)部程序存儲雙口RAM中程序數(shù)據(jù)時，控制Flash程序存儲器處于非選中狀態(tài)，保持Flash程序存儲器總線處于高阻狀態(tài)，DSP從FPGA中讀取數(shù)據(jù)；系統(tǒng)上電或者當(dāng)本地調(diào)試計(jì)算機(jī)命令是讀取外部Flash程序存儲器時，F(xiàn)PGA控制Flash程序存儲器有效，DSP從Flash程序存儲器中讀取數(shù)據(jù)。

進(jìn)一步地，F(xiàn)PGA內(nèi)部程序存儲雙口RAM為雙端口RAM，其中寫端由FPGA控制，讀取端由DSP控制；

所述的遠(yuǎn)程目標(biāo)板中DSP復(fù)位由FPGA邏輯控制，DSP的Boot模式設(shè)置為外部程序存儲器引導(dǎo)模式；

DSP的EMIF寫信號WR，片選CE0、EMIF數(shù)據(jù)信號接入FPGA中，DSP可將變量數(shù)據(jù)寫入FPGA中的串行發(fā)送模塊；

DSP的EMIF讀信號RD，片選CE1接入FPGA中，F(xiàn)lash程序存儲器片選信號CE接入FPGA中，DSP數(shù)據(jù)信號同時和FPGA和Flash程序存儲器相連，DSP啟動時可以根據(jù)FPGA選擇從FPGA內(nèi)部RAM讀取數(shù)據(jù)或者從Flash程序存儲器讀取數(shù)據(jù)；