技術領域

本發明涉及半導體封裝技術領域，特別是涉及一種扇出型封裝結構及其制備方法。

背景技術

更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標。在未來，集成電路封裝將通過不斷減小最小特征尺寸來提高各種電子元器件的集成密度。目前，先進的封裝方法包括：晶圓片級芯片規模封裝(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圓級封裝(Fan-Out Wafer Level Package，FOWLP)，倒裝芯片(Flip Chip)，疊層封裝(Package on Package，POP)等等。

扇出型晶圓級封裝是一種晶圓級加工的嵌入式芯片封裝方法，是目前一種輸入/輸出端口(I/O)較多、集成靈活性較好的先進封裝方法之一。扇出型晶圓級封裝相較于常規的晶圓級封裝具有其獨特的優點：①I/O間距靈活，不依賴于芯片尺寸；②只使用有效裸片(die)，產品良率提高；③具有靈活的3D封裝路徑，即可以在頂部形成任意陣列的圖形；④具有較好的電性能及熱性能；⑤高頻應用；⑥容易在重新布線層(RDL)中實現高密度布線。目前，扇出型晶圓級封裝方法一般為：提供襯底，在襯底表面形成粘合層；在粘合層上光刻、電鍍出重新布線層(Redistribution Layers，RDL)；采用芯片鍵合工藝將半導體芯片安裝到重新布線層上；采用注塑工藝將半導體芯片塑封于塑封材料層中；去除襯底和粘合層；在重新布線層上光刻、電鍍形成凸塊下金屬層(UBM)；在UBM上進行植球回流，形成焊料凸塊。然而，上述封裝結構的塑封材料層為同一材料的一層塑封材料層，由于塑封材料層與襯底及粘合層的熱膨脹系數不同，上述封裝結構在制備的過程中隨著溫度的變化塑封材料層會產生膨脹或收縮導致產生熱應力而使得上述封裝結構發生翹曲(warpage)，進而影響半導體設備對后續制程的處理；同時，如果翹曲過大還會導致其內部的半導體芯片破裂或電子元件損壞。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種扇出型封裝結構及其制備方法，用于解決現有技術中的扇出型晶圓級封裝結構存在翹曲而導致的影響半導體設備對后續制程的處理的問題，以及導致封裝結構內部的半導體芯片破裂或電子元件損壞的問題。

為實現上述目的及其他相關目的，本發明提供一種扇出型封裝結構，所述扇出型封裝結構包括：

重新布線層，所述重新布線層包括相對的第一表面及第二表面；

半導體芯片，位于所述重新布線層的第一表面，且與所述重新布線層電連接；

第一塑封材料層，位于所述重新布線層的第一表面，所述第一塑封材料層填滿所述半導體芯片之間的間隙，并將所述半導體芯片封裹塑封；

第二塑封材料層，位于所述第一塑封材料層遠離所述重新布線層的表面，所述第二塑封材料層與所述第一塑封材料層為不同材料的塑封材料層；

焊料凸塊，位于所述重新布線層的第二表面，且與所述重新布線層電連接。

優選地，所述重新布線層包括：

電介質層；

金屬線層，位于所述電介質層內。

優選地，所述重新布線層包括：

電介質層；

金屬疊層結構，位于所述電介質層內；所述金屬疊層結構包括多層間隔排布的金屬線層及金屬插塞，所述金屬插塞位于相鄰所述金屬線層之間，以將相鄰的所述金屬線層電連接。

優選地，所述半導體芯片的正面朝向所述重新布線層。

優選地，所述第一塑封材料層的熱膨脹系數與所述第二塑封材料層的熱膨脹系數不同。

優選地，所述第一塑封材料層包括聚酰亞胺層、硅膠層、環氧樹脂層、可固化的聚合物基材料層或可固化的樹脂基材料層；所述第二塑封材料層包括聚酰亞胺層、硅膠層、環氧樹脂層、可固化的聚合物基材料層或可固化的樹脂基材料層。

優選地，所述焊料凸塊包括：

金屬柱，位于所述重新布線層的第二表面，且與所述重新布線層電連接；

焊球，位于所述金屬柱遠離所述半導體芯片的表面。

優選地，所述焊料凸塊為焊球。

本發明還提供一種扇出型封裝結構的制備方法，所述扇出型封裝結構的制備方法包括如下步驟：

1)提供一襯底；

2)于所述襯底的上表面形成半導體芯片；

3)于所述襯底的上表面形成第一塑封材料層，所述第一塑封材料層填滿半導體芯片之間的間隙，并將所述半導體芯片封裹塑封；