技術領域

本發明公開了一種定浮點通用加法器，屬于數字信號處理領域。

背景技術

近些年來，隨著電子技術的快速發展，處理器的復雜度和集成度越來越高，加法器無論在微處理器還是在可編程邏輯器件上，都是一個很基礎很關鍵的存在。

在數字信號處理的不同領域，對加法器的要求也不盡相同，以運算所用的數據類型分類，加法器可分為定點加法器和浮點加法器。定點加法器所需的運算資源較少，但精度較低；浮點加法器所需的運算資源多，但精度高，它們各自有其應用的優勢和劣勢。但現有的加法器一般只支持單一的定點加法或浮點加法運算。

隨著可重構技術越來越火，該方法試圖通過可重構的方法，在不斷優化定點加法器性能的基礎上，降低浮點加法器的資源利用。在追求更快的速度，更小的面積的同時，也不忘增強其通用性，以滿足各種情況下對于加法器的需求。

發明內容

為了解決上述問題，本發明基于可重構的思想，提供了一種可重構定浮點通用加法器，具體有以下技術方案實現：

所述可重構定浮點通用加法器，包括：

48位定點加法器，進行定點加法運算，并可重構成單精度浮點加法器；

選擇器，根據頂層配置信息選擇相應的定點或浮點加法運算通路，并進行輸出控制；

定浮點運算轉換器，將48位定點加法器轉化為32位單精度浮點加法器。

所述可重構定浮點通用加法器的進一步設計在于，所述48位定點加法器進一步包括：

數據初步處理模塊，對48位初始運算數據進行與門以及異或門處理；

16位的并行前綴加法器，基于樹型結構的并行前綴加法器將數據分塊進行加法運算；

求和模塊，根據初步處理模塊得到的每一位的異或信息以及每個并行前綴加法器得到的進位信息，計算出每一位的結果以及最終的進位情況；

級聯模塊，用于定點加法器的移植及級聯處理，可以連接成位數更高的定點加法器。

所述可重構定浮點通用加法器的進一步設計在于，16位的并行前綴加法器為3個。

所述可重構定浮點通用加法器的進一步設計在于，所述定浮點運算轉換器由多個運算及控制功能模塊組成，所述運算及控制功能模塊包括：

符號位判斷模塊，根據兩單精度浮點數的符號位判斷加法結果的符號位；

移位判決器，根據兩單精度浮點數的指數位判斷移位的位數；

對階移位器，采用桶形移位算法實現對階左移；

48位定點加法器，用于對尾數進行加法處理；

前導0/1判定單元，通過高速進位邏輯通路實現前導0/1的快速判定，從而確定規格化時移位的位數。

所述可重構定浮點通用加法器的進一步設計在于，48位定點加法器依據并行前綴加法器的樹型結構，該48位定點加法器分解為三個16位的并行前綴加法器并行運算，每個16位的并行前綴加法器又劃分為兩個8位的加法器，每個8位的加法器劃分為兩個4位的加法器。

所述可重構定浮點通用加法器的進一步設計在于，所述4位加法器依據的是超前進位加法器，對于兩個4位的操作數，記兩個操作數每個對應位相與的結果為G_i，相異或的結果為P_i，i表示比特位的序號為｛1，2，3，4｝，求得C₁=G₁+G₀P₁，C₂=G₂+G₁P₂+G₀P₁P₂，G₃=G₃+G₂P₃+G₁P₃P₂+G₀P₃P₂P₁，C₁, C₂, C₃分別表示第一位，第二位，第三位的進位情況，“0”對應無進位，“1”對應有進位。