本發明提供了一種低速發射器電路。所述低速發射器電路包括輸入端、第一級驅動單元、第二級驅動單元和輸出端，其中，所述第一級驅動單元連接到所述輸入端，且其包括第一反向器和第二反向器；所述第二級驅動單元連接到所述輸出端，且其包括第一PMOS晶體管和第一NMOS晶體管，其中所述第一PMOS晶體管和所述第一NMOS晶體管的柵極分別通過所述第一反向器和第二反向器進行控制。

【技術領域】

本發明涉及電子接口系統技術領域，特別地，涉及一種高性能低速發射器電路。

【背景技術】

在電子接口系統中，常用的低速發射器電路主要是由偶數級反向器構成，且驅動能力逐級增大。比如，圖1所示的低速發射器電路包括第一級反向器和第二級反向器，其中第一級反向器包括第一PMOS晶體管PM1和第一NMOS晶體管NM1，第二級反向器包括第二PMOS晶體管PM2和第二NMOS晶體管NM1；輸入端D_IN接收到的信號經過第一級反向器之后，由第二級反向器去驅動負載電容Cload。

移動產業處理器接口(Mobile Industry Processor Interface簡稱MIPI)協議的低功率發射器規范對于發射器電路的上升時間tr、下降時間tf和電壓轉換效率等參數有具體要求。若采用圖1所示的低速發射器電路的結構，如果上升時間tr和下降時間tf滿足上述規范，則要求所述第二級反向器的第二PMOS晶體管PM2和第二NMOS晶體管NM2的尺寸不能太小，然而，當所述第二級反向器的晶體管尺寸較大時，所述低速發射器電路的電壓轉換效率又難以滿足上述規范的要求。反之，如果把所述第二級反向器的尺寸調小來滿足電壓轉換效率的參數要求時，所述低速發射器電路的上升時間tr和下降時間tf又難以滿足上述規范的要求。也即是說，圖1所示的低速發射器電路的上升時間tr和下降時間tf與電壓轉換效率存在矛盾。

而且，圖1所示的低速發射器電路還存在一個問題，所述低速發射器電路的輸出端D_OUT無法輸出高阻態，不滿足實際應用的要求。還有一種方案是在低速發射器電路中加入米勒電容來解決上升時間tr和下降時間tf與電壓轉換效率的矛盾問題，然而其仍然無法解決電路輸出高阻態的需求，且由于引入米勒電容會導致低速發射器電路的輸出端D_OUT的輸出信號存在很大的毛刺，影響電路的可靠性。

有鑒于此，有必要提供一種高性能低速發射器電路，以解決現有技術存在的上述問題。

【發明內容】

本發明的目的在于提供一種可以解決上述問題的高性能低速發射器電路。

本發明首先提供一種低速發射器電路，包括輸入端、第一級驅動單元、第二級驅動單元和輸出端，其中，所述第一級驅動單元連接到所述輸入端，且其包括第一反向器和第二反向器；所述第二級驅動單元連接到所述輸出端，且其包括第一PMOS晶體管和第一NMOS晶體管，其中所述第一PMOS晶體管和所述第一NMOS晶體管的柵極分別通過所述第一反向器和第二反向器進行控制；

所述第一反向器包括第二PMOS晶體管和第二NMOS晶體管；所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極相互連接，并連接到所述輸入端，所述第二PMOS晶體管的漏極和所述第二NMOS晶體管的漏極相互連接，并連接到所述第一PMOS晶體管的柵極；所述第二PMOS晶體管的源極連接到直流電壓，而所述第二NMOS晶體管的源極通過第二下拉控制元件連接到接地端；

所述第二反向器包括第三PMOS晶體管和第三NMOS晶體管；所述第三PMOS晶體管的柵極和所述第三NMOS晶體管的柵極相互連接，并連接到所述輸入端；所述第三PMOS晶體管的漏極和所述第三NMOS晶體管的漏極相互連接，并連接到所述第一NMOS晶體管的柵極；所述第三PMOS晶體管的源極還通過第二上拉控制元件連接到所述直流電壓，而所述第二NMOS晶體管的源極連接到所述接地端；