本發明涉及微控制器。所述微控制器具有：全局存儲器和一個或多個處理器核，所述一個或多個處理器核分別具有本地存儲器；通信信道，所述一個或多個處理器核和所述全局存儲器與所述通信信道保持通信連接；以及至少一個打包單元，所述至少一個打包單元以數據傳輸的方式直接與通信信道連接，所述至少一個打包單元以數據傳輸的方式直接與全局存儲器或與所述一個或多個處理器核之一的本地存儲器連接，所述至少一個打包單元具有本地存儲單元，而且所述至少一個打包單元被設立為根據被存儲在本地存儲單元中的復制數據按照命令通過通信信道將多個單個的數據共同在所述打包單元以數據傳輸的方式直接與其連接的存儲器與另一存儲器之間進行交換。

技術領域

本發明涉及一種微控制器以及一種用于運行這樣的微控制器的方法和一種用于執行該方法的計算機程序。

背景技術

現代的微控制器，如它們例如在機動車的控制設備中（例如在用于發動機控制的發動機控制設備中）所采用的那樣，大多具有多核處理器，所述多核處理器具有多個（至少兩個）處理器核（Core）。處理器核或Core包括：算術邏輯單元（ALU），所述算術邏輯單元（ALU）是用于實施任務、程序、計算命令等等的真正的電子運算器；以及此外還包括本地存儲器。這樣的本地存儲器例如可以被構造為由一個或多個寄存器構成的寄存器組，或者可以被構造為RAM存儲器。此外，微控制器還包括全局存儲器，其例如可以被構造成閃存、NOR閃存或者RAM存儲器。

發明內容

根據本發明，提出了具有專利獨立權利要求的特征的一種微控制器以及一種用于運行這樣的微控制器的方法和一種用于執行該方法的計算機程序。有利的構建方案是從屬權利要求以及隨后的描述的主題。

該微控制器包括全局存儲器（例如閃存、NOR閃存、RAM存儲器）和處理器單元。處理器單元包括至少一個處理器核。處理器單元尤其是被構造為多核處理器并且包括多個處理器核。每個處理器核都分別具有算術邏輯單元（ALU）和本地存儲器（例如由一個或多個寄存器構成的寄存器組，或者RAM存儲器）。

所述至少一個處理器核以及因此尤其是本地存儲器通過通信信道與全局存儲器保持通信連接。該通信信道例如被構造為總線、交叉開關矩陣（Crossbar）或者片上網絡（Network-on-a-chip）。

在微控制器中設置有至少一個打包單元。這樣的打包單元直接與通信信道以數據傳輸的方式連接。此外，這樣的打包單元還直接與全局存儲器或者與所述處理器核之一的本地存儲器以數據傳輸的方式連接。多個打包單元可以以適當的方式被分布到微控制器的不同存儲器上。例如，特定的、不同的數目的打包單元可以分別與不同的處理器核的本地存儲器耦合。在全局存儲器上也可以設置適宜的數目的打包單元或者也可以不設置打包單元。

與全局存儲器耦合的打包單元尤其是被設立為在全局存儲器與處理器核的本地存儲器之間交換數據。與本地存儲器耦合的打包單元尤其是被設立為在所述本地存儲器與所述全局存儲器之間交換數據和/或在所述本地存儲器與其它的本地存儲器之間交換數據。

每個打包單元都具有本地存儲單元、例如閃存。在所述本地存儲單元中存儲有復制數據（Kopierdaten）。根據所述復制數據，相對應的打包單元按照命令（aufVeranlassung）通過通信信道將多個單個的數據共同在相應的打包單元與其直接以數據傳輸的方式連接的存儲器和另一存儲器之間進行交換。所述多個數據尤其是作為共同的數據包來傳送。與全局存儲器耦合的打包單元尤其是在該全局存儲器與本地存儲器之間交換數據包。與本地存儲器耦合的打包單元尤其是在該本地存儲器與全局存儲器和/或其它的本地存儲器之間交換數據包。

通過本發明來提供一種可能性，以便盡可能快地并且以低的計算成本在微控制器的存儲器之間復制數據。尤其是使得能夠以有效的和低成本的方式在微控制器的存儲器之間復制對于執行進程所需的輸入數據和/或復制在這樣的進程的過程中獲得的結果數據。