技術領域

本發明是關于時間解交錯電路與方法，尤其是關于可減少存儲器存取次數的時間解交錯電路與方法。

背景技術

一般而言，地面數字視頻廣播(digital video broadcasting-Second Generation terrestrial,DVB-T2)的廣播信號在發送之前會先將數據經過單元交錯(Cell-interleaving,CI)運算及時間交錯(Time-interleaving,TI)運算以盡可能降低傳輸過程中各種干擾對傳輸數據的影響，接收端才可以取得正確的傳輸數據，而信號接收端在接收信號后必須先經過時間解交錯(Time de-interleaving)運算及單元解交錯(Cell de-interleaving)運算才能將數據正確解碼。請參閱圖1，其是習知信號接收端的功能方塊圖。信號接收端100包含解調變電路(demodulator)110、頻率解交錯(frequency de-interleaving)電路120、時間解交錯電路130、單元解交錯電路140、去映射(de-mapping)電路150以及解碼電路160。輸入信號為調變過后的信號(例如基于正交分頻多工(orthogonal frequency division multiplexing,OFDM)的正交振幅調變(quadrature amplitude modulation,QAM)信號)，經過解調變電路110處理后所得到的交錯信號包含兩個正交的分量(I、Q)及信號噪聲比(signal to noise ratio,SNR)等信息，之后經由頻率解交錯電路120、時間解交錯電路130、單元解交錯電路140的解交錯運算后，使該些信息以正確的順序重新排列，再經過去映射電路150的運算后還原成位信息，最后經由解碼電路160的運算后(例如低密度奇偶檢查(Low-density parity-check,LDPC)及BCH解碼)得到傳輸數據。

時間解交錯運算是以一個TI區塊為單位，每一個TI區塊包含N_FEC個向前錯誤校正(forward error correction,以下簡稱FEC)區塊，而每個FEC區塊包含N_cell個單元(cell)。在接收端運行時間解交錯運算時，所使用的動態隨機存取存儲器(dynamic random access memory,DRAM)的大小為N_r列與N_c欄，其中N_r為N_cell/5，N_c為N_FEC×5。圖1的時間解交錯電路130是對上述TI區塊所包含的N_FEC×N_cell個單元執行解交錯處理。

根據上述說明所提供的信息，時間解交錯處理涉及大量的存儲器存取作業，存儲器存取的效率愈高，時間解交錯處理的效能愈好。基于一般存儲器的設計，從一存儲器的同一列(row)存取N筆數據所需的時間明顯少于從該存儲器的不同列存取N筆數據所需的時間，因此，為增進存儲器存取效率，拼磚(tile)技術被采用。

關于拼磚技術，請參見以下說明。舉例而言，假定一TI區塊所需的存儲器大小為18列與13欄，一時間解交錯處理以第一方向順序(本例中第一方向順序為縱向順序)寫入數據如圖2a所示，其中第0筆寫入數據至第17筆寫入數據構成一第一縱向數據群組、第18筆寫入數據至第35筆寫入數據構成一第二縱向數據群組、…、以及第216筆寫入數據至第233筆寫入數據構成一第十三縱向數據群組；該時間解交錯處理作業另以第二方向順序(本例中第二方向順序為橫向順序)讀出數據如圖2b所示，其中第0筆讀出數據至第12筆讀出數據(對應圖2a的第0、18、36、…、198以及216筆寫入數據)構成一第一橫向數據群組、第13筆讀出數據至第25筆讀出數據(對應圖2a的第1、19、37、…、199以及217筆寫入數據)構成一第二橫向數據群組、…、以及第221筆讀出數據至第233筆讀出數據(對應圖2a的第17、35、53、…、215以及233筆寫入數據)構成一第十八橫向數據群組。若上述時間解交錯處理所采用的存儲器的大小為20列與16行，為避免換列存取所造成的大量時間消耗，同一列的16個儲存單位可規劃為一存儲器拼磚，則存取圖2a與圖2b的數據所需的存儲器拼磚(即Tile 0至Tile 19，如圖3所示)的總數為：