1.一種神經元硬件裝置，其特征是，包括神經網絡，所述神經網絡包括多個神經元層，所述神經元層包含多個神經元，所述神經元包含一個突觸層，所述突觸層包含多個突觸，所述的突觸為IP核，所述IP核的輸入、輸出信號端口包括脈沖輸入端口、配置信息輸入端口、在恢復狀態的資源份數輸入/輸出端口、在活動狀態的資源份數輸入/輸出端口、在不活動狀態的資源份數輸入/輸出端口、突觸電流輸入/輸出端口、突觸效能的利用率輸入/輸出端口和輸入/輸出握手信號端口。

2.根據權利要求1所述的神經元硬件裝置，其特征是，所述的神經元包括神經元計算核心、數據包解碼器、參數存儲器、脈沖緩存器、細胞控制器、脈沖產生控制器、拓撲信息存儲器和通信接口模塊，通信接口模塊、數據包解碼器、脈沖緩存器、神經元計算核心、細胞控制器和脈沖產生控制器順序連接，脈沖產生控制器與通信接口模塊連接，參數存儲器與數據包解碼器、神經元計算核心、脈沖產生控制器連接；拓撲信息存儲器與數據包解碼器、脈沖產生控制器連接；

通信接口模塊與神經元層的層控制器連接。

3.根據權利要求1所述的神經元硬件裝置，其特征是，所述神經元層包括順序連接的層數據包解碼器、存儲器、神經元計算塊、層控制器、層數據包生成器和層通信接口模塊，層通信接口模塊與層數據包解碼器連接；

層通信接口模塊與全局通信模塊連接。

4.一種用權利要求1-3任一項所述的神經元硬件裝置模擬脈沖神經網絡的方法，其特征是，包括如下步驟：

1）確定突觸模型：采用具有動態突觸特性的神經元數學模型模擬生物學突觸的動力學特性；

2）模擬突觸：基于具有動態突觸特性的神經元數學模型，采用一個IP核模擬單個突觸的功能，并將IP核作為多個突觸共享的計算組件；

3）模擬神經元：在同一個神經元內，多個突觸共享一個突觸的計算組件IP核，多個虛擬的突觸與數據包解碼器、參數存儲器、脈沖緩存器、細胞控制器、脈沖產生控制器、拓撲信息存儲器和通信接口模塊模擬一個神經元的功能；

4）模擬神經元層：在同一層脈沖神經網絡中，多個神經元共享一個神經元的計算組件，多個虛擬的神經元與層數據包解碼器、存儲器、神經元計算塊、層控制器、層數據包生成器和層通信接口模塊模擬多個神經元；

5）模擬神經網絡：采用統一格式的數據包將多個神經元層進行互聯，并且神經元層內部和多個神經元層之間，通過數據包進行通信，全局通信模塊負責所有數據包的調度工作，從而構建一個大規模脈沖神經網絡。

5.根據權利要求4所述的模擬脈沖神經網絡的方法，其特征是，所述統一格式的數據包是指數據包括四個部分：神經元節點地址、突觸地址、數據包類型和負載，

在數據包中，神經元節點地址表示目的神經元節點的地址；

突觸地址定義了在一個神經元內突觸的地址；

數據包類型部分被用來標志數據報類型，共有兩種類型：配置數據包和脈沖數據包。

6.根據權利要求4所述的模擬脈沖神經網絡的方法，其特征是，所述具有動態突觸特性的神經元數學模型為Tsodykes提出的突觸動力學模型，該模型描述的神經元行為如下：通過突觸從其它的神經元接受信息，它有多個突觸輸入和單個輸出，輸入突觸產生興奮性或者抑制性突觸后電位進入神經元細胞體，然后引起細胞膜電位的改變；如果細胞膜電位超過閾值，神經元將輸出脈沖，相反則沒有脈沖輸出。