1.一種計(jì)算機(jī)機(jī)箱噪聲抑制裝置，主要包括控制模塊(1)、指向角40°發(fā)聲器(2)、指向角80°發(fā)聲器(3)、指向角120°發(fā)聲器(4)、指向角160°發(fā)聲器(5)、指向角200°發(fā)聲器(6)、指向角240°發(fā)聲器(7)、指向角280°發(fā)聲器(8)、指向角320°發(fā)聲器(9)、指向角360°發(fā)聲器(10)，指向角40°發(fā)聲器(2)、指向角80°發(fā)聲器(3)、指向角120°發(fā)聲器(4)、指向角160°發(fā)聲器(5)、指向角200°發(fā)聲器(6)、指向角240°發(fā)聲器(7)、指向角280°發(fā)聲器(8)、指向角320°發(fā)聲器(9)、指向角360°發(fā)聲器(10)分別與控制模塊(1)電信號連接，其特征在于，計(jì)算機(jī)機(jī)箱噪聲抑制裝置的電路由電阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12，電容C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C13，三極管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9，晶振Y1、Y2，低頻發(fā)聲器LS1、LS2、LS3、LS4、LS5、LS6、LS7、LS8、LS9，開關(guān)KEY1，處理器U1組成，處理器U1的型號為MSP430F149，低頻發(fā)聲器LS1、LS2、LS3、LS4、LS5、LS6、LS7、LS8、LS9的發(fā)聲頻率為270Hz，

電容C1、C2一端連接電源負(fù)極，另一端分別連接處理器U1的第53、52引腳，晶振Y2兩端分別連接處理器U1的第53、52引腳，晶振Y1兩端分別連接處理器U1的第8、9引腳，

電容C3一端連接電源負(fù)極，另一端連接處理器U1的58引腳，

電容C4、C5并聯(lián)后兩端分別連接處理器U1的第7、62引腳，

電容C6、C7并聯(lián)后兩端分別連接處理器U1的第11、62引腳，

電容C8、C9并聯(lián)后兩端分別連接處理器U1的第64、63引腳，

電容C10、C11并聯(lián)后兩端分別連接處理器U1的第64、62引腳，

電容C12、C13并聯(lián)后兩端分別連接處理器U1的第10、62引腳，

處理器U1的第1、64引腳連接電源正極，第63引腳連接電源負(fù)極，

電阻R1一端連接處理器U1的第44引腳，另一端連接三極管Q1的基極，三極管Q1發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS1一端連接電源正極，另一端連接三極管Q1的集電極，

電阻R2一端連接處理器U1的第43引腳，另一端連接三極管Q2的基極，三極管Q2發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS2一端連接電源正極，另一端連接三極管Q2的集電極，

電阻R3一端連接處理器U1的第42引腳，另一端連接三極管Q3的基極，三極管Q3發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS3一端連接電源正極，另一端連接三極管Q3的集電極，

電阻R4一端連接處理器U1的第41引腳，另一端連接三極管Q4的基極，三極管Q4發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS4一端連接電源正極，另一端連接三極管Q4的集電極，

電阻R5一端連接處理器U1的第40引腳，另一端連接三極管Q5的基極，三極管Q5發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS5一端連接電源正極，另一端連接三極管Q5的集電極，

電阻R6一端連接處理器U1的第39引腳，另一端連接三極管Q6的基極，三極管Q6發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS6一端連接電源正極，另一端連接三極管Q6的集電極，

電阻R7一端連接處理器U1的第38引腳，另一端連接三極管Q7的基極，三極管Q7發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS7一端連接電源正極，另一端連接三極管Q7的集電極，

電阻R8一端連接處理器U8的第37引腳，另一端連接三極管Q8的基極，三極管Q8發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS8一端連接電源正極，另一端連接三極管Q8的集電極，

電阻R9一端連接處理器U1的第36引腳，另一端連接三極管Q9的基極，三極管Q9發(fā)射極連接電源負(fù)極，低頻發(fā)聲器LS9一端連接電源正極，另一端連接三極管Q9的集電極，

電阻R10一端連接電源正極，另一端連接處理器U1的第58引腳，

電阻R11與開關(guān)KEY1串聯(lián)后，一端連接電源負(fù)極，另一端連接處理器U1的58引腳，

電阻R12一端連接電源負(fù)極，另一端連接處理器U1的第62引腳。