技術領域

本實用新型涉及電流源，尤其涉及到不受溫度影響的電流源。

背景技術

為了減少溫度對輸出電流的影響，設計了不受溫度影響的電流源。

發明內容

本實用新型旨在提供一種不受溫度影響的電流源。

不受溫度影響的電流源，包括第一電阻、第一NPN管、第二NPN管、第二電阻、第三NPN管、第一PMOS管、第三電阻、第四電阻、第四NPN管、第五電阻、第五NPN管、第六電阻、第六NPN管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第七電阻、第一運算放大器、第七NPN管、第八NPN管和第九NPN管：

所述第一電阻的一端接電源電壓VCC，另一端接所述第一NPN管的基極和集電極和所述第三NPN管的基極；

所述第一NPN管的基極和集電極接在一起再接所述第一電阻的一端和所述第三NPN管的基極，發射極接所述第二NPN管的基極和集電極；

所述第二NPN管的基極和集電極接在一起再接所述第一NPN管的發射極，發射極接地；

所述第二電阻的一端接電源電壓VCC，另一端接所述第三NPN管105的集電極；

所述第三NPN管的基極接第一電阻的一端和所述第一NPN管的基極和集電極，集電極接所述第二電阻的一端，發射極接所述第三電阻的一端和所述第一PMOS管的漏極；

所述第一PMOS管的柵極接所述第二PMOS管的柵極和漏極和所述第六NPN管的集電極，漏極接所述第三NPN管的發射極和所述第三電阻的一端，源極接所述第四PMOS管的柵極和漏極和所述第三PMOS管的柵極；

所述第三電阻的一端接所述第三NPN管的發射極和所述第一PMOS管的漏極，另一端接所述第四電阻的一端和所述第五電阻的一端和所述第一運算放大器的正輸入端；

所述第四電阻的一端接所述第三電阻的一端和所述第五電阻的一端和所述第一運算放大器的正輸入端，另一端接所述第四NPN管的基極和集電極和所述第五NPN管的基極；

所述第四NPN管的基極和集電極接在一起再接所述第四電阻的一端和所述第五NPN管的基極，發射極接地；

所述第五電阻的一端接所述第三電阻的一端和所述第四電阻的一端和所述第一運算放大器的正輸入端，另一端接所述第五NPN管的集電極和所述第六NPN管的基極；

所述第五NPN管的基極接所述第四電阻的一端和所述第四NPN管的基極和集電極，集電極接所述第五電阻的一端和所述第六NPN管的基極，發射極接所述第六電阻的一端；

所述第六電阻的一端接所述第五NPN管的發射極，另一端接地；

所述第六NPN管的基極接所述第五電阻的一端和所述第五NPN管的集電極，集電極接所述第一PMOS管的柵極和所述第二PMOS管的柵極和漏極，發射極接地；

所述第二PMOS管的柵極和漏極接在一起再接所述第一PMOS管的柵極和所述第六NPN管的集電極，源極接所述第三PMOS管的漏極；

所述第三PMOS管的柵極接所述第一PMOS管的源極和所述第四PMOS管的柵極和漏極，漏極接所述第二PMOS管的源極，源極電源電壓VCC；

所述第四PMOS管的柵極和漏極接在一起再接所述第一PMOS管的源極和所述第三PMOS管的柵極，源極接電源電壓VCC；

所述第五PMOS管的柵極接地，漏極接所述第七電阻的一端，源極接電源電壓VCC；

所述第七電阻的一端接所述第五NPN管的漏極，另一端接所述第一運算放大器的負輸入端和所述第七NPN管的集電極；

所述第一運算放大器的正輸入端接所述第三電阻的一端和所述第四電阻的一端和所述第五電阻的一端，負輸入端接所述第五電阻的一端和所述第七NPN管的集電極，輸出端接所述第七NPN管的基極；

所述第七NPN管的基極接所述第一運算放大器的輸出端，集電極接所述第一運算放大器的負輸入端和所述第七電阻的一端，發射極接所述第八NPN管的基極和集電極和所述第九NPN管的基極；

所述第八NPN管的基極和集電極接在一起再接所述第七NPN管的發射極和所述第九NPN管的基極，發射極接地；

所述第九NPN管的基極接所述第七NPN管的發射極和所述第八NPN管的基極和集電極，集電極為輸出電流端IOUT，發射極接地。