[發明專利]半導體集成電路有效
| 申請號: | 201510278624.4 | 申請日: | 2015-05-27 |
| 公開(公告)號: | CN105280223B | 公開(公告)日: | 2019-05-17 |
| 發明(設計)人: | 松岡秀人;岸田正信 | 申請(專利權)人: | 瑞薩電子株式會社 |
| 主分類號: | G11C15/04 | 分類號: | G11C15/04 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 11038 | 代理人: | 申發振 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 集成電路 | ||
1.一種包括內容可尋址存儲器器件的半導體集成電路,包括:
存儲器單元陣列,包括多個存儲器單元,每一個存儲器單元耦連到搜索線和匹配線,并且多個匹配線耦連到所述存儲器單元;
均衡電路,所述均衡電路耦連到通過劃分所述匹配線中的每一個而產生的多個匹配線部分之間的邊界部,所述匹配線中的每一個對應于一條條目數據;和
預充電電路,用于預充電共同對應于一條條目數據的所述匹配線部分,
其中,當比較所述條目數據和搜索數據時,所述預充電電路將由所述均衡電路劃分的匹配線部分中的每一個預充電到至少第一電勢和不同于所述第一電勢的第二電勢中的一個,
其中,當比較所述條目數據和所述搜索數據時,在所述匹配線部分被以所述預充電電路預充電之后,所述均衡電路根據控制信號耦連所述匹配線部分,并且
其中,所述半導體集成電路被配置為:當比較所述條目數據和所述搜索數據時,所述搜索線被激活,并且在所述匹配線部分被所述均衡電路耦連并且所述匹配線部分的電勢被所述均衡電路均衡的時段期間,開始所述條目數據和所述搜索數據之間的比較。
2.根據權利要求1所述的半導體集成電路,
其中所述預充電電路將所述匹配線部分中的第一部分預充電到所述第一電勢,并且將所述匹配線部分的第二部分預充電到比所述第一電勢低的所述第二電勢;并且
其中所述半導體集成電路被配置為,當比較所述條目數據和所述搜索數據時,除非所述搜索數據改變,被預充電到所述第二電勢的第二匹配線部分被保持在所述搜索線的電勢。
3.根據權利要求1所述的半導體集成電路,其中所述存儲器單元中的每一個包括用于比較通過所述搜索線提供的所述搜索數據和所述條目數據的比較電路,所述比較電路包括負溝道金屬氧化物半導體(NMOS)晶體管。
4.根據權利要求1所述的半導體集成電路,
其中所述匹配線被劃分為將被預充電到所述第一電勢的第一匹配線部分以及將被預充電到所述第二電勢的第二匹配線部分,并且
其中所述預充電電路給所述第一匹配線部分提供電壓VDD作為所述第一電勢,并且給所述第二匹配線部分提供電壓VSS作為所述第二電勢。
5.根據權利要求1所述的半導體集成電路,
其中所述匹配線被所述均衡電路劃分為連續的第一到第三匹配線部分,并且
其中所述預充電電路被配置為將所述第二匹配線部分預充電到所述第一電勢,并且將所述第一匹配線部分和第三匹配線部分預充電到所述第二電勢。
6.根據權利要求1所述的半導體集成電路,被配置為:被所述均衡電路劃分的所述匹配線的所述匹配線部分中的至少一個耦連到匹配放大器,并且當比較所述條目數據和所述搜索數據時,在所述均衡電路的均衡之后開始由所述匹配放大器感測所述匹配線的電勢。
7.根據權利要求1所述的半導體集成電路,被配置為:通過劃分所述匹配線產生的所述匹配線部分被選擇性地預充電到所述第一電勢或者所述第二電勢。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社,未經瑞薩電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201510278624.4/1.html,轉載請聲明來源鉆瓜專利網。





