技術領域

本實用新型是關于集成電路封裝體，特別是扁平無引腳封裝體(QFN,Quad?Flat?No-lead?Package)。

背景技術

典型的集成電路封裝體通常是通過底座將芯片連接至引腳上的。以扁平無引腳封裝體而言，可使用芯片背膜或者背膠工藝將芯片安裝于底座上，然后使用打線工藝使芯片與相應的引腳連接。

然而隨著電子技術的發展，業界期望芯片的尺寸越來越小以適應產品小型化的趨勢。這就為集成電路的封裝提出了新的難題，主要原因在于現有的底座制造工藝很難滿足這種小型化的需求。因此，現有的封裝工藝需進一步改進方可滿足小尺寸芯片的封裝需求。

實用新型內容

本實用新型實施例的一個目的在于提供一集成電路封裝體，特別是扁平無引腳封裝體，不使用底座對芯片進行安裝，從而避開底座的工藝限制但不會影響集成電路封裝體的性能。

本實用新型的一實施例提供一扁平無引腳封裝體，具有相對的第一側與第二側。該扁平無引腳封裝體包含：一芯片，一遮蔽該芯片的注塑殼體，及若干分列于該第一側及第二側的引腳。該若干引腳中的每一者包含遮蔽于該注塑殼體內的內引腳部及底面外露于該注塑殼體外的外引腳部，該若干引腳中至少兩者的內引腳部有不同的平面尺寸，該芯片不通過底座至少直接安裝于其中具有較大尺寸內引腳部的一者上。

根據本實用新型的另一實施例，在一實施例中，該扁平無引腳封裝體的尺寸小于2mm×2mm。該芯片是相對于該若干引腳的水平延伸方向旋轉一角度放置。該芯片并非位于該扁平無引腳封裝體的中心位置。該若干引腳中的每一者的外引腳部尺寸相同。該若干引腳的內引腳部是半蝕刻結構。該若干引腳中至少兩者包含分別位于該第一側與第二側的兩個相對引腳。該兩個相對引腳的間距不小于0.07mm。該芯片僅安裝于位于該第一側與第二側中一者的引腳上。在又一實施例中，該芯片安裝于所有該若干引腳上。

本實用新型的扁平無引腳封裝體相較于傳統的結構，將對稱的引腳設計改為非對稱的，從而在芯片無底座且偏置的情況下仍能保證其得到引腳的足夠支撐，不致有明顯懸空。一方面保證了封裝體的質量，同時也避免底座工藝的限制。

附圖說明

圖1所示是根據本實用新型一實施例的集成電路封裝體的結構剖面示意圖。

圖2所示是圖1中集成電路封裝體的仰視結構示意圖，簡單起見僅示出了其中芯片及引腳的布局。

圖3所示是根據本實用新型另一實施例的集成電路封裝體的仰視結構示意圖，簡單起見僅示出了其中芯片及引腳的布局。

圖4所示是根據本實用新型又一實施例的集成電路封裝體的仰視結構示意圖，簡單起見僅示出了其中芯片及引腳的布局。

圖5所示是根據本實用新型其它一實施例的集成電路封裝體的仰視結構示意圖，簡單起見僅示出了其中芯片及引腳的布局。

具體實施方式

為更好的理解本實用新型的精神，以下結合本實用新型的部分優選實施例對其作進一步說明。

對于小尺寸如小于2mm×2mm的芯片而言，受限于現有底座工藝，可采用無底座的封裝方式。即，將芯片直接安裝在引腳上。但由于設計的多因素考慮，芯片有時并不能處于整個封裝體的中心而是會偏于一側。如此，按照傳統設計規則設計的對稱排列引腳可能出現一列引腳都無法接觸到芯片的情況，相應的芯片會出現大面積懸空。由于芯片大面積懸空，在打線作業時，由于芯片承載不穩定而造成無法打線。

本實用新型的實施例可避免上述技術問題。根據本實用新型的一實施例，一扁平無引腳封裝體，具有相對的第一側與第二側，包含：一的芯片，一遮蔽該芯片的注塑殼體，及分列于該第一側及第二側的若干引腳。其中該若干引腳中的每一者包含遮蔽于該注塑殼體內的內引腳部及底面外露于該注塑殼體外的外引腳部，該若干引腳中至少兩者的內引腳部有不同的平面尺寸，該芯片不通過底座至少直接安裝于其中具有較大尺寸內引腳部的一者上。

圖1所示是根據本實用新型一實施例的集成電路封裝體10的結構剖面示意圖。

圖2所示是圖1中集成電路封裝體10的仰視結構示意圖，簡單起見僅示出了其中芯片12及引腳14的布局。