技術領域

本發明涉及微電子封裝工藝的技術領域，具體涉及一種改進的扇出型方片級三維半導體芯片封裝工藝。

背景技術

隨著電子產品多功能化和小型化的潮流，高密度微電子組裝技術在新一代電子產品上逐漸成為主流。為了配合新一代電子產品的發展，尤其是智能手機、掌上電腦、超級本等產品的發展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向發展。扇出型方片級封裝技術(Fanout?Panel?Level?Package,FOPLP)的出現，作為扇出型晶圓級封裝技術(Fanout?Wafer?Level?Package,FOWLP)的升級技術，擁有更廣闊的發展前景。

??????見圖1，日本J-Devices公司在CN?103247599A專利中，給出了一種多層芯片堆疊的半導體器件制作方法，通過錯開上下層芯片1、2的位置，實現多層芯片堆疊封裝的目的

見圖2，華天科技（西安）有限公司在CN201210541846.7專利中介紹了一種Fan?Out?Panel?Level?Bga的制作方法。

該方法類似于英飛凌公司單層扇出型晶圓級封裝技術，又稱作嵌入式晶圓級球狀陣列（Wafer-Level?Ball?Grid?Array,eWLB）技術。只是將承載片4由圓形改為方形。

見圖3，南通富士通201110069815.1的專利中提出了一種多芯片堆疊扇出型系統級封裝的結構。該結構的特點是芯片3面朝上貼裝，封裝后的焊球在芯片的背面。

以上兩種技術的不足之處如下：

（1）.?J-Devices公司的技術由于使用芯片錯位堆疊與互聯，限制了芯片的范圍。由于該技術的局限性，所使用的芯片焊盤無法使用陣列排布的方式制作，無法對高密度芯片進行封裝；

（2）.?華天科技（西安）有限公司的的技術只解決了單面單芯片堆疊技術，無法實現多芯片垂直堆疊的要求。

（3）.?南通富士通公司的專利的方法是先制作RDL線路然后正貼芯片，再進行rdl線路的制作和芯片正背面線路的互聯，此種工藝的缺點是由于芯片貼裝存在誤差，從而影響芯片正反面線路互聯的精度，無法滿足未來高密度封裝的要求。

發明內容

針對上述問題，本發明提供了一種改進的扇出型方片級三維半導體芯片封裝工藝，有效保證了加工尺寸最大化，提升了產能、降低了制作成本,?在制作過程中使用雙面對稱結構，抵消了由于材料之間性能差異造成的翹曲、漲縮等問題，降低了工藝制作的難度。?

其技術方案如下：?

一種改進的扇出型方片級三維半導體芯片封裝工藝，其特征在于：其包括以下步驟：

（1）、在承載片上正背面制作對準標記；

（2）、在承載片正面與背面覆蓋臨時鍵合材料，在臨時鍵合材料上貼合導熱材料；

（3）、在承載片正面與背面的導熱材料上間隔排布貼裝芯片，芯片背面或導熱材料上涂覆有粘結膠；

（4）、在承載片正背面涂覆第一類絕緣樹脂，第一類絕緣樹脂覆蓋芯片；

（5）、在第一類絕緣樹脂上開窗，形成導通孔，將芯片的焊盤露出；

（6）、在導通孔和第一類絕緣樹脂上沉積種子層，在種子層上面涂覆光刻膠，在光刻膠上顯露出圖形，在光刻膠顯露出的圖形區中形成電鍍線路；

（7）、去除光刻膠和光刻膠底部的種子層，保留電鍍線路和電鍍線路底部的種子層；

（8）、在承載片的正反面涂覆第一類絕緣樹脂，第一類絕緣樹脂將裸露出的電鍍線路完全覆蓋住，在第一類絕緣樹脂上貼裝芯片，芯片按照固定間隔排布。

（9）、在承載片正背面再涂覆第一類絕緣樹脂，第一類絕緣樹脂覆蓋芯片；在第一類絕緣樹脂上開窗，形成導通孔，將電鍍線路和芯片的焊盤露出；

?(10)、在導通孔和第一類絕緣樹脂上沉積種子層，在種子層上面涂覆光刻膠，在光刻膠上顯露出圖形，在光刻膠顯露出的圖形區中形成第二電鍍線路；去除光刻膠和光刻膠底部的種子層，保留第二電鍍線路和第二電鍍線路底部的種子層；

（11）、在承載片正面和背面分別涂覆第二類絕緣樹脂，在第二類絕緣樹脂上對應芯片開窗露出電鍍線路層形成焊盤；

（12）、去除承載片和臨時鍵合材料,在焊盤處形成焊球；

（13）、通過切割工藝將產品分割成多個芯片。?

其進一步特征在于，重復步驟（8）-（10），形成多層芯片堆積結構；