[發(fā)明專利]一種現(xiàn)場可編程門陣列邏輯代碼的下載裝置有效
| 申請?zhí)枺?/td> | 201410074932.0 | 申請日: | 2014-03-03 |
| 公開(公告)號(hào): | CN103823781B | 公開(公告)日: | 2017-05-24 |
| 發(fā)明(設(shè)計(jì))人: | 胡凱;楊海鋼;徐春雨;曾憲理;王德利 | 申請(專利權(quán))人: | 中國科學(xué)院電子學(xué)研究所 |
| 主分類號(hào): | G06F13/40 | 分類號(hào): | G06F13/40;G06F13/42 |
| 代理公司: | 中科專利商標(biāo)代理有限責(zé)任公司11021 | 代理人: | 宋焰琴 |
| 地址: | 100190 *** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 現(xiàn)場 可編程 門陣列 邏輯 代碼 下載 裝置 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及現(xiàn)場可編程門陣列器件(FPGA)的下載技術(shù)領(lǐng)域,尤其涉及一種JTAG(國際標(biāo)準(zhǔn)測試協(xié)議)模式下通過USB接口對FPGA進(jìn)行邏輯代碼下載的技術(shù)。
背景技術(shù)
現(xiàn)場可編程門陣列器件實(shí)現(xiàn)的邏輯功能由用戶對其進(jìn)行編程下載來確定,對現(xiàn)場可編程門陣列器件進(jìn)行編程需使用專門的邏輯代碼下載裝置。目前,針對現(xiàn)有技術(shù)的現(xiàn)場可編程門陣列的下載裝置為基于并口(LPT口,又稱打印機(jī)接口)的下載裝置,該下載裝置下載邏輯代碼速率較慢,采用分立數(shù)字元件實(shí)現(xiàn)控制器,穩(wěn)定性比較差。隨著計(jì)算機(jī)硬件技術(shù)的快速發(fā)展,近些年生產(chǎn)的計(jì)算機(jī)已很少具有并口,取而代之是方便高效的USB接口。
發(fā)明內(nèi)容
(一)要解決的技術(shù)問題
為了解決現(xiàn)有技術(shù)的問題,本發(fā)明的目的在于提供一種現(xiàn)場可編程門陣列邏輯代碼的下載裝置。
(二)技術(shù)方案
本發(fā)明一種現(xiàn)場可編程門陣列邏輯代碼的下載裝置,可以通過以下技術(shù)方案來實(shí)現(xiàn):該下載裝置主要包括:計(jì)算機(jī)、USB接口、USB協(xié)議轉(zhuǎn)換器、晶體振蕩器、JTAG下載接口模塊、系統(tǒng)控制器組成,其中:
計(jì)算機(jī),接收符合USB協(xié)議的現(xiàn)場可編程門陣列的串行工作狀態(tài)信息,輸出現(xiàn)場可編程門陣列的邏輯代碼;
USB接口與計(jì)算機(jī)數(shù)據(jù)端連接,接收并發(fā)送邏輯代碼,接收并發(fā)送符合USB協(xié)議的現(xiàn)場可編程門陣列的串行工作狀態(tài)信息,輸出5V電壓信號(hào)至電源轉(zhuǎn)換器;
電源轉(zhuǎn)換器與USB接口連接,將電壓信號(hào)轉(zhuǎn)換成兩路電壓信號(hào),用于為USB協(xié)議轉(zhuǎn)換器和系統(tǒng)控制器的供電;
USB協(xié)議轉(zhuǎn)換器與USB接口和系統(tǒng)控制器連接,接收系統(tǒng)控制器輸出的關(guān)于可編程邏輯門陣列工作狀態(tài)的8位并行數(shù)據(jù),生成并輸出符合USB協(xié)議的現(xiàn)場可編程門陣列的串行工作狀態(tài)信息,接收USB接口輸出的邏輯代碼,對邏輯代碼進(jìn)行USB協(xié)議轉(zhuǎn)換,生成并輸出8位并行數(shù)據(jù);
系統(tǒng)控制器分別與USB協(xié)議轉(zhuǎn)換器、晶體振蕩器和JTAG下載接口模塊連接,接收晶體振蕩器輸出的時(shí)鐘信號(hào),接收USB協(xié)議轉(zhuǎn)換器輸出的8位并行數(shù)據(jù),并根據(jù)國際標(biāo)準(zhǔn)測試協(xié)議,將時(shí)鐘信號(hào)、8位并行數(shù)據(jù)轉(zhuǎn)換生成并輸出現(xiàn)場可編程門陣列下載所需的現(xiàn)場可編程門陣列的測試時(shí)鐘TCK、測試模式選擇信號(hào)TMS和輸入測試數(shù)據(jù)信號(hào)TDI;將接收J(rèn)TAG下載接口模塊中的測試數(shù)據(jù)TDO轉(zhuǎn)換并輸出關(guān)于可編程邏輯門陣列工作狀態(tài)的8位并行數(shù)據(jù);
JTAG下載接口模塊與系統(tǒng)控制器連接,下載并輸出系統(tǒng)控制器生成的測試時(shí)鐘TCK、測試模式選擇信號(hào)TMS和輸入測試數(shù)據(jù)信號(hào)TDI,接收并輸出現(xiàn)場可編程門陣列產(chǎn)生的測試數(shù)據(jù)TDO信號(hào)。
(三)有益效果
本發(fā)明中的裝置正是針對現(xiàn)場可編程門陣列器件而設(shè)計(jì)的。本發(fā)明通過USB(通用串行總線)接口對FPGA器件進(jìn)行JTAG模式下的邏輯代碼下載。該裝置在進(jìn)行FPGA邏輯代碼下載時(shí)下載速率可調(diào),并可在下載的同時(shí)監(jiān)測FPGA器件工作狀態(tài)及邏輯代碼下載進(jìn)度。該裝置控制模塊中下載速率選擇單元不僅能夠靈活的設(shè)置現(xiàn)場可編程門陣列器件的下載速率,還能通過裝置控制模塊中下載進(jìn)度顯示單元和下載狀態(tài)顯示監(jiān)測現(xiàn)場可編程門陣列器件的下載過程。裝置中系統(tǒng)控制器采用現(xiàn)場可編程門陣列實(shí)現(xiàn),代替?zhèn)鹘y(tǒng)下載裝置中的分立數(shù)字元件,穩(wěn)定性較高。該裝置對于現(xiàn)場可編程門陣列器件的程序開發(fā)與調(diào)試有重要意義,是自研現(xiàn)場可編程門陣列器件的應(yīng)用推廣中必不可少的配套裝置。
它的優(yōu)點(diǎn)在于硬件電路簡單、下載速率可控、現(xiàn)場可編程門陣列下載狀態(tài)可實(shí)時(shí)顯示、人機(jī)接口友好、使用簡便、工作穩(wěn)定等。
附圖說明
圖1所示是現(xiàn)場可編程門陣列邏輯代碼的下載裝置電路原理框圖;
圖2所示是現(xiàn)場可編程門陣列邏輯代碼的計(jì)算機(jī)中控制模塊功能框圖;
圖3所示是現(xiàn)場可編程門陣列邏輯代碼的下載裝置下載流程框圖。
具體實(shí)施方式
為使本發(fā)明的技術(shù)方案更加清晰,下面結(jié)合附圖對本發(fā)明進(jìn)行詳細(xì)描述。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國科學(xué)院電子學(xué)研究所,未經(jīng)中國科學(xué)院電子學(xué)研究所許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.17sss.com.cn/pat/books/201410074932.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 具有待機(jī)功能的電子裝置
- 基于FPGA技術(shù)實(shí)現(xiàn)PROFIBUS主站通信協(xié)議的方法
- 液晶顯示的可編程門陣列測試板和可編程門陣列測試系統(tǒng)
- 現(xiàn)場可編程門陣列平臺(tái)及其調(diào)試方法
- 一種用于驅(qū)動(dòng)電荷耦合器件的時(shí)序發(fā)生裝置
- 用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路
- 現(xiàn)場可編輯門陣列間并行高速接口的裝置和方法
- 門陣列標(biāo)準(zhǔn)單元庫、芯片設(shè)計(jì)系統(tǒng)及設(shè)計(jì)方法
- 現(xiàn)場可編程門陣列配置裝置及方法
- 一種支持多鏡像的FPGA硬啟動(dòng)方法及裝置





