1.一種處理器，包括：

可編程邏輯電路，其包括多個(gè)處理單元并且被配置成有選擇地使用所述處理單元來(lái)重新配置邏輯電路，

其中所述可編程邏輯電路能夠執(zhí)行第一處理，所述第一處理跟隨有與所述第一處理相關(guān)的第二處理，以及

其中所述可編程邏輯電路能夠重新配置對(duì)應(yīng)于根據(jù)所述第一處理的第一電路配置信息的第一邏輯電路，以及對(duì)應(yīng)于根據(jù)所述第二處理的第二電路配置信息的第二邏輯電路，所述第一邏輯電路和所述第二邏輯電路中的每個(gè)包括信息保存單元；

第一控制電路，其被配置成生成用于執(zhí)行所述第一處理的執(zhí)行控制信號(hào)，所述第一控制電路被配置成將所述第二電路配置信息存儲(chǔ)在所述第一邏輯電路的信息保存單元中；以及

第二控制電路，其被配置成響應(yīng)于所述第一處理的完成、從所述第一邏輯電路的信息保存單元獲得所述第二電路配置信息，并且控制所述可編程邏輯電路以便重新配置與所述第二電路配置信息對(duì)應(yīng)的所述第二邏輯電路。

2.根據(jù)權(quán)利要求1所述處理器，其中

所述第一控制電路被配置成將根據(jù)第三處理的第三電路配置信息存儲(chǔ)在所述第一邏輯電路的信息保存單元中，所述第三處理與所述第二處理相關(guān)并且在所述第二處理之后執(zhí)行，以及

所述第二控制電路被配置成從所述第一邏輯電路的信息保存單元獲得所述第三電路配置信息，將所述第三電路配置信息存儲(chǔ)在所述第二邏輯電路的信息保存單元中，并且生成用于執(zhí)行所述第二處理的執(zhí)行控制信號(hào)。

3.根據(jù)權(quán)利要求1所述的處理，其中

所述第一控制電路被配置成將所述第一電路配置信息存儲(chǔ)在存儲(chǔ)器中并且向所述第二控制電路提供重新配置控制信號(hào)，以及

所述第二控制電路被配置成響應(yīng)于所述重新配置控制信號(hào)從所述存儲(chǔ)器獲得所述第一電路配置信息，并且控制所述可編程邏輯電路以便重新配置對(duì)應(yīng)于所述第一電路配置信息的所述第一邏輯電路。

4.根據(jù)權(quán)利要求2所述的處理器，其中

所述第一控制電路被配置成將關(guān)于要重新配置的多個(gè)邏輯電路中的每個(gè)的操作參數(shù)存儲(chǔ)在所述存儲(chǔ)器中限定的、對(duì)應(yīng)于在每個(gè)邏輯電路中具有信息保存單元的所述處理單元的存儲(chǔ)器區(qū)域中，以及

所述第二控制電路被配置成從相應(yīng)的存儲(chǔ)器區(qū)域獲得關(guān)于所述第二邏輯電路的操作參數(shù)，并且將關(guān)于所述第二邏輯電路的操作參數(shù)存儲(chǔ)在所述第二邏輯電路的信息保存單元中。

5.一種處理器，包括：

可編程邏輯電路，其包括多個(gè)處理單元并且被配置成有選擇地使用所述處理單元來(lái)重新配置邏輯電路，

其中所述可編程邏輯電路能夠并行地執(zhí)行第一計(jì)算處理和第二計(jì)算處理，所述第一計(jì)算處理包括接連執(zhí)行的第一處理和第二處理，并且所述第二計(jì)算處理包括第三處理，以及

其中所述可編程邏輯電路能夠重新配置對(duì)應(yīng)于根據(jù)所述第一處理的第一電路配置信息的第一邏輯電路，對(duì)應(yīng)于根據(jù)所述第二處理的第二電路配置信息的第二邏輯電路，以及對(duì)應(yīng)于根據(jù)所述第三處理的第三電路配置信息的第三邏輯電路，所述第一邏輯電路、所述第二邏輯電路和所述第三邏輯電路中的每個(gè)包括信息保存單元；

第一控制電路，其被配置成生成用于執(zhí)行所述第一處理和所述第三處理的執(zhí)行控制信號(hào)，其中所述第一控制電路被配置成將所述第一電路配置信息和所述第三電路配置信息存儲(chǔ)在存儲(chǔ)器中，并且將所述第二電路配置信息存儲(chǔ)在所述第一邏輯電路的信息保存單元中；以及

第二控制電路，其被配置成響應(yīng)于所述執(zhí)行控制信號(hào)從所述存儲(chǔ)器讀取所述第一電路配置信息和所述第三電路配置信息并且控制所述可編程邏輯電路以便重新配置分別對(duì)應(yīng)于所述第一電路配置信息和所述第三電路配置信息的所述第一邏輯電路和所述第三邏輯電路，其中所述第二控制電路被配置成響應(yīng)于所述第一處理的完成、從所述第一邏輯電路的信息保存單元獲得所述第二電路配置信息并且控制所述可編程邏輯電路以便重新配置與所述第二電路配置信息對(duì)應(yīng)的所述第二邏輯電路。

6.一種用于控制包括可編程邏輯電路的處理器的方法，所述方法包括：

在所述可編程邏輯電路中重新配置對(duì)應(yīng)于根據(jù)第一處理的第一電路配置信息的第一邏輯電路，所述第一邏輯電路包括信息保存單元；

將根據(jù)第二處理的第二電路配置信息存儲(chǔ)在所述第一邏輯電路的信息保存單元中，所述第二處理與所述第一處理相關(guān)并且在所述第一處理之后被執(zhí)行；

利用所述第一邏輯電路執(zhí)行所述第一處理；

響應(yīng)于所述第一處理的完成、從所述第一邏輯電路的信息保存單元獲得所述第二電路配置信息；以及

在所述可編程邏輯電路中重新配置對(duì)應(yīng)于所述第二電路配置信息的第二邏輯電路。