技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種環形電阻結構。

背景技術

常規鏈狀（chain）結構的蛇形電阻在版圖（layout）中占用面積較多，所以隨著切割道的日益減小，則需要減小器件版圖的占用面積，才能存放更多器件。

圖1示意性地示出了根據現有技術的蛇形電阻結構。

如圖1所示，根據現有技術的蛇形電阻結構100在第一電阻端1和第二電阻端2形成蛇形的彎曲結構。其中第一電阻端1和第二電阻端2分別連接至一個電路焊盤（pad）。而且其中，蛇形電阻結構100形成在集成電路的同一金屬布線層中。

但是，隨著切割道的日益減小，則需要減小器件版圖的占用面積，才能存放更多器件；因此，希望能夠進一步減小電阻結構所占用的面積。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠減小電阻結構所占用的面積的環形電阻結構。

為了實現上述技術目的，根據本發明，提供了一種環形電阻結構，其特征在于包括：通過以環形電阻結構的第一端為中心使得環形電阻結構的第二端向外環繞而形成的環形結構；其中，所述第一端和所述第二端分別為所述環形電阻結構的兩端；而且，所述環形電阻結構由集成電路的一個金屬布線層中的金屬布線形成。

優選地，所述環形電阻結構環繞的圈數介于3至6圈之間。

優選地，所述環形電阻結構環繞的圈數不是整數圈。

優選地，所述環形電阻結構200的金屬布線之間的距離等于金屬布線的線寬。

本發明通過利用環形的鏈狀結構電阻代替蛇形鏈狀結構電阻，可以縮小電阻的占用面積，能夠在有效的版圖中，繪制更多的器件進行測試，從而提高經濟效益。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解并且更容易地理解其伴隨的優點和特征，其中：

圖1示意性地示出了根據現有技術的蛇形電阻結構。

圖2示意性地示出了根據本發明優選實施例的環形電阻結構。

圖3示意性地示出了根據現有技術的蛇形電阻結構的具體示例。

圖4示意性地示出了根據本發明優選實施例的環形電阻結構的具體示例。

需要說明的是，附圖用于說明本發明，而非限制本發明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內容進行詳細描述。

由于現有技術的蛇形鏈狀結構的電阻占用面積較多，為此本發明設計一種環形的鏈狀結構電阻代替蛇形鏈狀結構電阻，可以縮小電阻的占用面積。

具體地說，圖2示意性地示出了根據本發明優選實施例的環形電阻結構。

如圖2所示，根據本發明優選實施例的環形電阻結構200包括通過以環形電阻結構200的第一端為中心使得環形電阻結構200的第二端向外環繞而形成的環形結構；其中，所述第一端和所述第二端分別為所述環形電阻結構200的兩端；而且，所述環形電阻結構200由集成電路的一個金屬布線層中的金屬布線形成。

優選地，所述環形電阻結構200環繞的圈數介于3至6圈之間。而且，雖然示出了所述環形電阻結構200環繞的圈數為整數圈的示例，但是實際上，所述環形電阻結構200環繞的圈數可以不是整數圈，以增大設計靈活性。

優選地，所述環形電阻結構200的金屬布線之間的距離等于金屬布線的線寬。

例如，其中所述第一端和所述第二端可分別連接至一個各自單獨的電路焊盤。

下面參考圖3和圖4來比較現有技術的電阻結構與根據本發明優選實施例的環形電阻結構。

對于金屬布線層中電阻版圖結構的引入，可以運用串聯電路電流處處相同阿基米德定律，并結合WAT(waferacceptancetest,晶片可接受性測試)測試平臺，進行歸一化計算，輸出單位長度下的電阻結構的電阻值。

對于現有技術的電阻結構，在測試出總電阻后R，進行電阻歸一化：R2=R*寬/長。

根據阿基米德螺線定律，根據本發明優選實施例的環形電阻結構的長度計算公式為：長度L=nπr/2，其中n為圈數，r為環形電阻最外圈的圓的的半徑。本發明優選實施例的環形電阻結構的歸一化電阻：R2=R*寬/長=R*W/（nπr/2）。