1.一種能夠支持多達n比特數(shù)據(jù)的加法和減法的加法器，所述加法器包括：

多個第一加法區(qū)域，每個第一加法區(qū)域由預(yù)定單位數(shù)量的比特形成，并且被配置為接收多條輸入的操作數(shù)據(jù)；

一個或更多個第二加法區(qū)域，每個第二加法區(qū)域形成在所述多個第一加法區(qū)域之間，并且被配置為基于操作數(shù)據(jù)的類型和運算類型接收多條控制數(shù)據(jù)，

其中，每個第二加法區(qū)域形成在所述多個第一加法區(qū)域中相鄰的兩個第一加法區(qū)域之間，

其中，所述加法器還包括：

一個或更多個第一數(shù)據(jù)選擇器，每個第一數(shù)據(jù)選擇器連接到對應(yīng)的第二加法區(qū)域，并且被配置為基于運算類型和輸入到與對應(yīng)的第二加法區(qū)域相鄰的兩個第一加法區(qū)域的操作數(shù)據(jù)的類型，來選擇性地將所述多條控制數(shù)據(jù)之一輸入到對應(yīng)的第二加法區(qū)域，

其中，每個第二加法區(qū)域由1比特形成并且將接收的控制數(shù)據(jù)與相鄰的在前的第一加法區(qū)域的進位信號相加。