技術領域

本發明涉及分壓電路。

背景技術

最先作為分壓電路的應用例，利用圖1說明在半導體晶圓上制造采用以電阻進行的分壓電路的恒壓輸出電路的情況。

如圖1所示，恒壓輸出電路由基準電壓生成電路、放大器、分壓電路及輸出晶體管構成。恒壓輸出電路供給恒定的輸出電壓。在圖2示出這里所使用的分壓電路的例子。配置與串聯連接的電阻1并聯的修整用熔絲2。若切斷熔絲2，則電流流過并聯配置的電阻，分壓電路的分壓比變化。這樣能夠以成為期望的電壓的方式進行調整。

恒壓輸出電路在半導體晶圓工藝中制造，但是出現制造上的偏差，因此如果不做任何處理，用于確定低電壓輸出的大小的基準電壓會出現偏差。因此，根據該基準電壓的偏差，能夠在制造后恰當地調整分壓電路的分壓比，從而調整基準電壓，并將恒壓輸出電路的輸出電壓設定為大致恒定。

特別是，近年來要求的從恒壓輸出電路供給的輸出電壓的精度越來越高，為±1％或±0.5％。因此，在專利文獻1中如圖3所示，粗調電路被修整，其后，測定輸出電壓，對照該測定值對微調電路進行修整，從而使恒壓輸出電路的輸出電壓成為高精度。另外，在專利文獻2中如圖4所示，在基準的電阻Rref的周圍依次配置修整用的電阻1R、3R、4R，從而減小制造偏差。

現有技術文獻

專利文獻

專利文獻1：日本特許第4175862號公報

專利文獻2：日本特許第3787591號公報。

發明內容

發明要解決的課題

然而，在專利文獻1的方法中，由于存在粗調和微調的2次修整工序，所以相應地用于制造的時間變長，會提升制造成本。另外，認為專利文獻2的方法中，難以謀求提高精度到近年來要求的水平。

在此，分壓電路要求的精度有2種。

首先，第1精度是能以多小的尺度控制分壓電路的分壓比這一點。例如，在將恒壓輸出電路的輸出電壓的誤差設為±1％或±0.5％的情況下，需要分壓電路的分壓比以比它更小的尺度變化。在分壓電路的分壓比為1000Ω：1000Ω即1：1，并且以1％的誤差調整分壓比的情況下，需要串聯連接的多個10Ω的電阻以及與這些電阻并聯連接的熔絲。

接著，第2精度是通過熔絲修整來假定的分壓比與做出來的分壓比的一致度。以后，將該一致度稱為分壓比的精度。這依賴于半導體晶圓工藝的制造偏差。為了抑制該制造偏差的影響，分壓電路由相同尺寸的電阻構成。將該相同尺寸的電阻稱為單位電阻。例如，分壓比1：2是由1個單位電阻和串聯連接2個單位電阻的電路構成。分壓電路的分壓比的精度依賴于各自單位電阻的電阻值的相對比。

構成分壓電路的電阻通常使用多結晶的多晶硅。多結晶的多晶硅中存在晶界，因此結晶性出現局部偏差。另外，以離子注入形成的雜質的分布出現局部偏差。因此，如果電阻的面積小，則局部偏差的影響變得顯著，單位電阻的電阻值的相對比變差。相反地，如果電阻的面積變大，則減輕局部偏差的影響，從而單位電阻的電阻值的相對比變得良好。在此，相對比變差是指1個單位電阻彼此的電阻值的比從理想值1：1偏離。如果從這樣的情況想要減小分壓電路的大小，從而減小單位電阻的尺寸，則分壓比的精度一般會變差。

在近年的半導體集成電路中，因為價格競爭而進行了精細化。然而，按照原樣精細化時，分壓電路的電阻的面積會變小，局部偏差的影響會變大，分壓比的精度變差。作為它的對策，如果增大分壓電路的電阻的面積，則分壓比的精度會變好，但是制造成本變高。

本發明鑒于上述課題而完成，提供即便面積小，分壓比的精度也良好的分壓電路。

用于解決課題的方案

本發明為了解決上述課題，采用一種分壓電路，具備：多個電阻；以及分別對應于所述多個電阻而設置并且分別控制所述多個電阻的短路的多個短路控制元件，所述分壓電路的特征在于，在所述多個電阻之中，電阻值大的電阻通過第一電阻值的第一單位電阻的串聯連接或并聯連接而構成，電阻值小的電阻通過第二電阻值的第二單位電阻的并聯連接而構成，所述第二電阻值小于所述第一電阻值。

發明效果

依據本發明，能得到面積小且精度良好的分壓電路。

附圖說明

圖1是示出恒壓輸出電路的圖。

圖2是示出分壓電路的示意圖。

圖3是參考文獻1的圖。

圖4是參考文獻2的圖。

圖5是示出現有的分壓電路的圖。

圖6是表示圖5所示的分壓電路的分壓比的表。

圖7是表示構成圖5所示的分壓電路的各電阻的要求比精度的表。