[發(fā)明專利]用于將多個位向左移并將多個1拉入較低有效位的指令有效
| 申請?zhí)枺?/td> | 201380045387.6 | 申請日： | 2013-06-25 |
| 公開（公告）號： | CN104919432B | 公開（公告）日： | 2017-12-22 |
| 發(fā)明（設(shè)計）人： | M·普羅特尼科夫;I·厄莫拉夫;A·納賴金;R·凡倫天 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | G06F12/02 | 分類號： | G06F12/02 |
| 代理公司： | 上海專利商標(biāo)事務(wù)所有限公司31100 | 代理人： | 何焜 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 個位 向左 將多個 拉入較低 有效 指令 | ||
1.一種指令處理裝置，包括：
多個向量寄存器，所述多個向量寄存器中的一個向量寄存器用于存儲數(shù)組的數(shù)據(jù)元素；以及
解碼器，用于接收掩碼產(chǎn)生指令，所述掩碼產(chǎn)生指令用于至少指定第一操作數(shù)和第二操作數(shù)，以及
執(zhí)行單元，耦合至所述多個向量寄存器，所述執(zhí)行單元用于響應(yīng)于所述掩碼產(chǎn)生指令，將所述第一操作數(shù)的位向左移動所述第二操作數(shù)中定義的次數(shù)，并且用于每當(dāng)所述第一操作數(shù)的最高有效位被移出時拉入最低有效位1，由此產(chǎn)生用于包含多個位的結(jié)果，其中所述結(jié)果中的每個位用于對應(yīng)于所述數(shù)組中的所述數(shù)據(jù)元素中的一個數(shù)據(jù)元素。
2.如權(quán)利要求1所述的裝置，其特征在于，所述第二操作數(shù)用于指定向量操作的剩余循環(huán)中的余下迭代的數(shù)量。
3.如權(quán)利要求2所述的裝置，其特征在于，所述第二操作數(shù)用于指定所述向量操作的循環(huán)限制減去當(dāng)前迭代計數(shù)的減法結(jié)果。
4.如權(quán)利要求1所述的裝置，其特征在于，所述多個向量寄存器包含第一向量寄存器和第二向量寄存器，并且其中所述第二操作數(shù)指定用來存儲在所述第二向量寄存器中的要合并到所述第一向量寄存器中的現(xiàn)有數(shù)據(jù)元素中以進(jìn)行向量計算的數(shù)據(jù)元素的數(shù)量。
5.如權(quán)利要求1所述的裝置，其特征在于，所述第一操作數(shù)和所述第二操作數(shù)均是通用寄存器。
6.如權(quán)利要求1所述的裝置，其特征在于，所述第一操作數(shù)是掩碼寄存器，且所述第二操作數(shù)是通用寄存器。
7.如權(quán)利要求1所述的裝置，其特征在于，基于所述結(jié)果用來設(shè)置一個或多個狀態(tài)寄存器。
8.一種由處理器執(zhí)行的方法，所述方法包括：
通過處理器來接收掩碼產(chǎn)生指令，所述掩碼產(chǎn)生指令至少指定第一操作數(shù)和第二操作數(shù)；以及
響應(yīng)于所述掩碼產(chǎn)生指令，執(zhí)行以下操作：
將所述第一操作數(shù)的位向左移動所述第二操作數(shù)中定義的次數(shù)，以及
每當(dāng)所述第一操作數(shù)的最高有效位被移出時拉入最低有效位1，由此產(chǎn)生包含多個位的結(jié)果，所述結(jié)果中的每個位對應(yīng)于數(shù)組的數(shù)據(jù)元素。
9.如權(quán)利要求8所述的方法，其特征在于，所述第二操作數(shù)指定向量操作的剩余循環(huán)中的余下迭代的數(shù)量。
10.如權(quán)利要求9所述的方法，其特征在于，所述第二操作數(shù)指定所述向量操作的循環(huán)限制減去當(dāng)前迭代計數(shù)的減法結(jié)果。
11.如權(quán)利要求8所述的方法，其特征在于，所述第二操作數(shù)指定所述第二向量寄存器中的要合并到所述第一向量寄存器中的現(xiàn)有數(shù)據(jù)元素中以進(jìn)行向量計算的數(shù)據(jù)元素的數(shù)量。
12.如權(quán)利要求8所述的方法，其特征在于，所述第一操作數(shù)和所述第二操作數(shù)均是通用寄存器。
13.如權(quán)利要求8所述的方法，其特征在于，所述第一操作數(shù)是掩碼寄存器，且所述第二操作數(shù)是通用寄存器。
14.如權(quán)利要求8所述的方法，其特征在于，進(jìn)一步包括：
基于所述結(jié)果修改一個或多個狀態(tài)寄存器。
15.一種計算機(jī)系統(tǒng)，包括：
隨機(jī)存取存儲器；以及
處理器，耦合至所述隨機(jī)存取存儲器，所述處理器包括：
多個向量寄存器，所述多個向量寄存器中的一個向量寄存器用于存儲數(shù)組的數(shù)據(jù)元素；以及
解碼器，用于接收掩碼產(chǎn)生指令，所述掩碼產(chǎn)生指令用于至少指定第一操作數(shù)和第二操作數(shù)，以及
執(zhí)行單元，耦合至所述多個向量寄存器，所述執(zhí)行單元用于響應(yīng)于所述掩碼產(chǎn)生指令，將所述第一操作數(shù)的位向左移動所述第二操作數(shù)中定義的次數(shù)，并且用于每當(dāng)所述第一操作數(shù)的最高有效位被移出時拉入最低有效位1，由此產(chǎn)生用于包含多個位的結(jié)果，其中所述結(jié)果中的每個位用于對應(yīng)于所述數(shù)組中的所述數(shù)據(jù)元素中的一個數(shù)據(jù)元素。
16.如權(quán)利要求15所述的計算機(jī)系統(tǒng)，其特征在于，所述第二操作數(shù)用于指定向量操作的剩余循環(huán)中的余下迭代的數(shù)量。
17.如權(quán)利要求15所述的計算機(jī)系統(tǒng)，其特征在于，所述多個向量寄存器包含第一向量寄存器和第二向量寄存器，并且其中所述第二操作數(shù)用于指定用來存儲在所述第二向量寄存器中的要合并到所述第一向量寄存器中的現(xiàn)有數(shù)據(jù)元素中以進(jìn)行向量計算的數(shù)據(jù)元素的數(shù)量。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.17sss.com.cn/pat/books/201380045387.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
