1.一種存儲電路，其特征在于，具備：

雙穩態電路，其存儲數據；

非易失性元件，其非易失性地存入被所述雙穩態電路所存儲的數據，將非易失性地存入的數據恢復至所述雙穩態電路；和

控制部，在不從所述雙穩態電路進行數據的讀出或寫入的期間比給定期間長的情況下，將存儲在所述雙穩態電路中的數據非易失性地存入，并且切斷所述雙穩態電路的電源，在不進行所述數據的讀出或寫入的期間比所述給定期間短的情況下，不進行存儲在所述雙穩態電路中的數據的非易失性的存入，而使所述雙穩態電路的電源電壓低于從所述雙穩態電路進行數據的讀出或寫入的期間的電壓。

2.根據權利要求1所述的存儲電路，其特征在于，

所述控制部判定不從所述雙穩態電路進行數據的讀出或寫入的期間比給定期間長還是短，

在判定為不從所述雙穩態電路進行數據的讀出或寫入的期間比給定期間長的情況下，將存儲在所述雙穩態電路中的數據非易失性地存入，并且切斷所述雙穩態電路的電源，

在判定為不進行所述數據的讀出或寫入的期間比所述給定期間短的情況下，不進行存儲在所述雙穩態電路中的數據的非易失性的存入，使所述雙穩態電路的電源電壓低于從所述雙穩態電路進行數據的讀出或寫入的期間的電壓。

3.根據權利要求1或2所述的存儲電路，其特征在于，

所述給定期間為如下期間以上的長度，該期間為：在所述給定期間的時間段使所述雙穩態電路的電源電壓較低的情況下的消耗電力與將數據存入所述非易失性元件以及使其恢復時的消耗電力相同的期間。

4.根據權利要求1～3中任一項所述的存儲電路，其特征在于，

將從用于將數據存入所述非易失性元件的能量中減去在將數據存入所述非易失性元件的期間使所述雙穩態電路的電源電壓較低的情況下的能量而得到的能量設為E_store^SC、

將從用于從所述非易失性元件恢復數據的能量中減去在從所述非易失性元件恢復數據的期間使所述雙穩態電路的電源電壓較低的情況下的能量而得到的能量設為E_restore^SC、

將使所述雙穩態電路的電源電壓較低的情況下的消耗電流設為I_LS^NV、

將切斷所述雙穩態電路的電源的情況下的消耗電流設為I_L^SD、

將使所述雙穩態電路的電源電壓較低的情況下的電源電壓設為V_sleep時，

所述給定期間為：(E_store^SC+E_restore^SC)/((I_LS^NV-I_L^SD)×V_sleep)以上。

5.根據權利要求1～4中任一項所述的存儲電路，其特征在于，

所述非易失性元件的一端與所述雙穩態電路內的節點連接，另一端與控制線連接。

6.根據權利要求5所述的存儲電路，其特征在于，

所述非易失性元件通過在所述一端與所述另一端之間流過的電流來非易失性地存入被所述雙穩態電路所存儲的數據。

7.根據權利要求5或6所述的存儲電路，其特征在于，

所述雙穩態電路包含互補的第1節點以及第2節點，

所述非易失性元件包含：第1非易失性元件，一端與所述第1節點連接，另一端與所述控制線連接；和第2非易失性元件，一端與所述第2節點連接，另一端連接在與所述控制線之間。

8.根據權利要求1～7中任一項所述的存儲電路，其特征在于，

所述存儲電路具備：

MOSFET，其源極以及漏極在所述節點與所述控制線之間與所述非易失性元件串聯連接；和

控制部，其使所述雙穩態電路存儲著數據的期間的所述控制線的電壓，高于在將存儲在所述雙穩態電路中的數據非易失性地存入到所述非易失性元件的期間對所述控制線施加的最低的電壓。

9.根據權利要求8所述的存儲電路，其特征在于，

所述控制部，使所述雙穩態電路存儲著數據的期間的所述控制線的電壓，高于將所述雙穩態電路的電源切斷的期間的所述控制線的電壓。