1.一種穩(wěn)定時鐘信號的PCB，其特征在于，所述PCB上設(shè)有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線均布設(shè)為弧線；所述第一信號線及第二信號線的弧線凸向相互背離；所述PCB上還設(shè)有電容，所述電容設(shè)置于所述處理器及所述晶振之間，且所述第一信號線及所述第二信號線均連接于所述電容；

所述PCB上穿設(shè)有過孔，所述過孔圍繞所述晶振及所述電容設(shè)置；所述第一信號線及第二信號線在走線過程中均不過孔，所述PCB兩面的元件通過過孔連通的信號線連接。

2.根據(jù)權(quán)利要求1所述的穩(wěn)定時鐘信號的PCB，其特征在于，所述處理器、所述晶振、所述第一信號線及所述第二信號線均設(shè)置于所述PCB的同一面；

所述PCB上設(shè)有禁止布線區(qū)，所述禁止布線區(qū)位于所述PCB上相對于所述晶振的一面，且其對應(yīng)于所述處理器及所述晶振的布線區(qū)域。

3.根據(jù)權(quán)利要求1至2任一項(xiàng)所述的穩(wěn)定時鐘信號的PCB，其特征在于，所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。

4.根據(jù)權(quán)利要求1所述的穩(wěn)定時鐘信號的PCB，其特征在于，所述晶振還包括外殼，所述外殼上設(shè)有接地焊盤；

所述PCB上設(shè)有高頻信號線及啟動器件，所述高頻信號線及所述啟動器件設(shè)置于所述PCB上遠(yuǎn)離所述晶振的位置。

5.一種穩(wěn)定時鐘信號的PCB的布線方法，其特征在于，包括：

將處理器及晶振安裝至所述PCB上；

將所述處理器的第一引腳與所述晶振的第一管腳通過第一信號線連接，將所述處理器的第二引腳與所述晶振的第二管腳通過第二信號線連接；

確保所述第一信號線及所述第二信號線走弧線；確保所述第一信號線及所述第二信號線的長度相等；其中，所述第一信號線及第二信號線的弧線凸向相互背離；

將電容安裝于所述處理器及所述晶振之間，且將所述第一信號線及所述第二信號線均連接所述電容；

在所述PCB上圍繞所述晶振及所述電容區(qū)域穿設(shè)過孔，另外，所述第一信號線及第二信號線在走線過程中均不過孔。

6.根據(jù)權(quán)利要求5所述的穩(wěn)定時鐘信號的PCB的布線方法，其特征在于，還包括：將所述處理器、所述晶振、所述第一信號線及所述第二信號線布設(shè)于所述PCB的同一面；

將所述PCB相對于所述晶振的一面上對應(yīng)于所述處理器及所述晶振的布線區(qū)域的位置設(shè)為禁止布線區(qū)，在所述禁止布線區(qū)上僅覆銅。

7.根據(jù)權(quán)利要求5至6任一項(xiàng)所述的穩(wěn)定時鐘信號的PCB的布線方法，其特征在于，還包括：

確保所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。

8.根據(jù)權(quán)利要求5所述的穩(wěn)定時鐘信號的PCB的布線方法，其特征在于，還包括：

將所述晶振通過外殼上的接地焊盤接地；

將高頻信號線及啟動器件安裝于所述PCB上遠(yuǎn)離所述晶振的位置。