1.一種集成電路，包括：

電源門控電路(202)，在低功率時(shí)段期間關(guān)閉；

保持電路(204)，在非低功率時(shí)段的至少一部分耦接至所述電源門控電路(202)，其中所述保持電路(204)在所述低功率時(shí)段期間存儲狀態(tài)信息，所述狀態(tài)信息反映所述低功率時(shí)段開始之前所述電源門控電路(202)的狀態(tài)；

門控電源(206)，耦接至所述電源門控電路(202)和電源開關(guān)(210)的第一端，以在非低功率時(shí)段期間提供門控電源電壓至所述電源門控電路(202)；

局部電源(214)，耦接至所述保持電路(204)和所述電源開關(guān)(210)的第二端，其中在所述非低功率時(shí)段期間，所述局部電源(214)通過所述開關(guān)(210)耦接至所述門控電源(206)；以及

非門控電源(208)，通過隔離元件(212)耦接至所述局部電源(214)；

其中所述隔離元件(212)在所述非低功率時(shí)段期間將所述非門控電源(208)與所述局部電源(214)隔離，并且在所述低功率時(shí)段期間將所述非門控電源(208)與所述局部電源(214)耦接。

2.如權(quán)利要求1所述的集成電路，其中所述隔離元件(212)包括下列之一：二極管，和源極端耦接至所述非門控電源(408)并且漏極端和柵極端耦接至所述局部電源(414)的PMOS晶體管。

3.如權(quán)利要求1所述的集成電路，其中所述隔離元件(212)被配置用于降低所述保持電路(204)在所述低功率時(shí)段期間的泄漏電流，并隔離噪聲信號，以避免其從所述非門控電源(208)與所述保持電路(204)耦合。

4.如權(quán)利要求1所述的集成電路，其中所述非門控電源(208)包括耦接在所述非門控電源網(wǎng)(304)和所述隔離元件(212)之間的信號線(310)。

5.如權(quán)利要求4所述的集成電路，其中所述信號線(310)將所述隔離元件(212)電耦接至所述非門控電源網(wǎng)(304)。

6.如權(quán)利要求4所述的集成電路，其中所述信號線(310)被配置來限制與所述非門控電源(208)相關(guān)聯(lián)的雜散電容。

7.如權(quán)利要求1所述的集成電路，其中所述保持電路(204)進(jìn)一步包括一個(gè)或多個(gè)晶體管(416)，其被配置來降低所述低功率時(shí)段期間的泄漏電流。

8.一種從低功率時(shí)段恢復(fù)的方法，所述方法包括：

在所述低功率時(shí)段之前的非低功率時(shí)段期間，提供門控電源電壓(206)至電源門控電路(202)以及至開關(guān)(210)的第一端；

提供局部電源電壓(214)至與所述電源門控電路耦接的保持電路(204)，所述局部電源電壓(214)與所述開關(guān)(210)的第二端耦接，其中所述開關(guān)(210)在所述非低功率時(shí)段期間閉合并且在所述低功率時(shí)段期間打開，并且所述局部電源電壓(214)在所述低功率時(shí)段期間通過隔離元件(212)耦接至非門控電源(208)；

在所述低功率時(shí)段期間，在所述保持電路(204)處存儲反映所述低功率時(shí)段開始之前所述電源門控電路(202)的狀態(tài)的狀態(tài)信息；以及

通過閉合所述開關(guān)(210)，并提供所述門控電源電壓至所述電源門控電路(202)，從所述低功率時(shí)段恢復(fù)；

其中從所述低功率時(shí)段恢復(fù)進(jìn)一步包括，在所述隔離元件(212)處將所述非門控電源(208)與所述局部電源(214)隔離。

9.如權(quán)利要求8所述的方法，進(jìn)一步包括，

在所述非低功率時(shí)段期間將信號(220)斷言，以指示：所述電源門控電路(202)和所述保持電路(204)已進(jìn)入功能操作模式。

10.如權(quán)利要求8所述的方法，其中所述隔離元件包括二極管和PMOS晶體管(412)中的一個(gè)，所述PMOS晶體管的源極端耦接至所述非門控電源(408)并且其漏極端和柵極端耦接至所述局部電源(414)。

11.如權(quán)利要求8所述的方法，其中所述保持電路(204)降低在所述低功率時(shí)段期間與所述保持電路(204)相關(guān)聯(lián)的泄漏電流。

12.如權(quán)利要求8所述的方法，進(jìn)一步包括：利用信號線(310)將所述隔離元件(212)耦接至非門控電源網(wǎng)(304)。