本申請是申請日為2010年09月07日、申請號為201010277155.1、發明名稱為“判斷系統及方法”的發明專利申請的分案申請。

技術領域

本發明涉及一種微處理器指令，特別涉及一種用以從一數字碼集合(set?of?digital?values)中，判斷出最小碼的系統及方法，其中最小的數字碼作為一水平最小值(horizontal?minimum)。

背景技術

目前的微處理器(microprocessor)經常被用來執行媒體指令(Media?Instruction)，用以增加多媒體應用的效率。舉例而言，微處理器架構可能包含一個或多個媒體指令，用以從一數字碼集合中辨識出一水平最小值，以及該水平最小值在一總線(bus)或一寄存器(register)的相對應位置(location)。一具體的例子就是英特爾(intel)的SSE4程序參考手冊(SSE4programming?reference?manual)里的PHMINPOSUW指令。PHMINPOSUW指令由8個無正負號字(unsigned?words，128bits)中，找出最小字及最小字的相對應位置，其中最小字具有16個位(bit)。某些已知的微處理器在執行PHMINPOSUW指令時，需要較多的處理程序或是較多時鐘周期。舉例而言，為了辨識出多個字對里的最小字對，則需要使用4個16位的大小比較器(magnitude?comparators)，才能在一第一周期內，將搜尋范圍由8個字降低至4個字，再將所找到的4個字反饋(feed?back)至2個比較器，用以在一第二周期內，搜尋范圍由4個字降低至2個字，最后再將尋找結果反饋給1個比較器，用以在一第三(即最后)周期內，找出2個字里的最小字。在一已知的做法中，通過增加16位比較器的數量以達到在單一周期內執行指令的功能。以7個16位比較器為例，在單一周期內，先利用4個比較器進行第一次的比較，用以將搜尋的范圍由8字降低至4字，然后再利用2個比較器，將搜尋的范圍由4字降低至2字，最后再利用1比較器，從2字中找出最小者。然而，每一16位比較器會占用微處理器較大的空間，因而增加成本并降低處理效能。

發明內容

本發明的目的在于，不增加電路的情況下，又可在單一周期從數字碼集合中找出最小數字碼及其相對應位置。

本發明提供一種判斷系統，用以從至少二個二進制碼中，找出一最小二進制碼。在一實施例中，判斷系統包括，一第一加法器、一第二加法器以及一比較電路。第一加法器加總多個第一位以及多個第二位，用以提供一第一進位輸出及一第一傳遞輸出。這些第一位為一第一二進制碼的高位。這些第二位反相于一第二二進制碼的高位。第二加法器加總多個第三位以及多個第四位，用以提供一第二進位輸出。這些第三位為第一二進制碼的低位。這些第四位反相于第二二進制碼的低位。比較電路根據第一及第二進位輸出及第一傳遞輸出，判斷是否第一二進制碼大于第二二進制碼。第一及第二二進制碼均無正負號(unsigned)。第一及第二加法器執行無正負號二進制加法。該第一傳遞輸出代表該第一加法器是否接收到一進入輸入(carry?input)。

本發明還提供一種判斷系統，用以快速地由多個數字碼中，找出一水平最小值。本發明的判斷系統包括，多個差異電路、一路徑選擇電路以及一比較電路。每一差異電路比較兩數字碼。路徑選擇電路將這些數字碼中的每一個指定給至少一差異電路，用以將每一數字碼與其它數字碼作比較。每一差異電路可能包括一高加法器以及一低加法器。高加法器比較一第一數字碼的高部分及一第二數字碼的高部分，用以提供一第一進位輸出以及一傳遞輸出。低加法器比較該第一數字碼的低部分及該第二數字碼的低部分，用以提供一第二進位輸出。比較電路比較這些第一及第二進位輸出以及比較這些傳遞輸出，用以得知這些數字碼中的一最小數字碼。

每一傳遞輸出表示這些差異電路中的一個的高加法器是否接收一進位輸入。該比較電路包括一解碼電路。解碼電路解碼比較位，用以提供多個最小位。每一最小位表示相對應的數字碼是否為最小數字碼。一位置電路告知該最小數字碼的存儲器位置。判斷系統可能被整合在一微處理器芯片中，用以執行一快速的水平最小指令。