1.一種具有事務性存儲器系統的多線程微處理器，包括：

數據高速緩存，其由共享存儲器資源所支持，所述數據高速緩存包括多個高速緩存位置；以及

高速緩存控制器，其與所述數據高速緩存可操作地耦連并且對于所述高速緩存位置中的每一個維持和控制，

（ⅰ）用于所述高速緩存位置的全局狀態，其指定所述高速緩存位置相對于所述共享存儲器資源以及相對于由所述共享存儲器資源所支持的另一數據高速緩存中的高速緩存位置的一致性，以及

（ⅱ）和與所述高速緩存位置交互的多個線程相關聯的線程狀態信息，所述線程狀態信息除所述全局狀態以外并與所述全局狀態分開地被加以指定，其中所述高速緩存控制器使用所述線程狀態信息來單獨地控制是否每個線程能夠讀取自或寫入到所述高速緩存位置，以及來控制是否將回滾與所述高速緩存位置相關的線程的未提交事務。

2.根據權利要求1所述的系統，其中所述高速緩存控制器可操作以確保如果所述線程中的任何一個具有寫入到所述高速緩存位置的許可，則防止所有其他線程讀取自或寫入到所述高速緩存位置。

3.根據權利要求2所述的系統，其中所述高速緩存控制器可操作以假如所述線程全都不具有寫入到所述高速緩存位置的許可，則允許一個以上的所述線程從所述高速緩存位置讀取。

4.根據權利要求3所述的系統，其中所述線程狀態信息對于所述線程中的每一個包括設置為YES或NO的讀指示符To以分別識別所述線程的未提交事務是否已經推測地從所述高速緩存位置讀取，以及設置為YES或NO的寫指示符Ts以分別識別所述未提交事務是否已經推測地寫到所述高速緩存位置。

5.根據權利要求4所述的系統，其中如果Ts設置為YES，則所述微處理器在允許任何其他線程讀取自或寫入到所述高速緩存位置之前引起所述未提交事務的回滾。

6.根據權利要求4所述的系統，其中如果To設置為YES并且Ts設置為NO，則所述微處理器在允許另一線程寫入到所述高速緩存位置之前引起所述未提交事務的回滾，但在允許另一線程僅從所述高速緩存位置讀取之前不引起回滾。

7.根據權利要求4所述的系統，其中如果To設置為YES或Ts設置為YES，則所述微處理器在允許另一線程寫入到所述高速緩存位置之前引起所述未提交事務的回滾。

8.根據權利要求4所述的系統，其中如果To和Ts設置為YES，一旦回滾或提交所述未提交事務，則所述高速緩存控制器將To和Ts轉變為NO。

9.根據權利要求4所述的系統，其中如果所述高速緩存位置在由所述未提交事務所實施的到所述高速緩存位置的第一推測存儲之前包含臟的已提交數據，則所述微處理器制作所述臟的已提交數據的備份拷貝，所述備份拷貝在回滾所述未提交事務情況下恢復或暴露到所述高速緩存位置以及在提交所述未提交事務的情況下無效。

10.根據權利要求1所述的系統，其中所述全局狀態是指定所述高速緩存位置是否是經修改、獨享、共享或無效的MESI狀態，并且獨立于所述線程狀態信息被維持用于所述高速緩存位置。