技術領域

本發明涉及半導體器件的制造方法，特別涉及形成間隔物圖案掩模的方法。

背景技術

隨著半導體工藝往更小節點技術發展，光刻技術已稱為制約發展的瓶頸。雙圖案化技術將可能是IC結構繼續減小尺寸大規模生產的最終解決方案。

當前，主要有三種典型的雙圖案化技術：光刻-刻蝕-光刻-刻蝕（LELE）如圖1中（a）所示；光刻-凍結-光刻-刻蝕（LFLE），如圖1中（b）所示；和間隔物自對準雙圖案法（SADP），如圖1中（c）所示。

LELE是在一個光刻步驟之后接著一個蝕刻步驟，然后再接著一個光刻步驟和一個蝕刻步驟。以上的兩個光刻步驟都是關鍵光刻步驟，也就是會產生迭對，換句話說，一個光刻步驟所曝光的圖案與另一個光刻步驟圖案的相對位置非常重要。

LFLE是將某個光阻圖案凍結，并減少一個蝕刻步驟；但仍然會有兩個需要對好圖案位置的關鍵光刻步驟。

SADP只有一個關鍵光刻步驟，避免了兩次光刻方法的套刻挑戰。并且，SADP所形成的掩膜圖案包括多次刻蝕步驟，降低了每次單獨刻蝕中關鍵尺寸（CD）均勻性要求。

然而，當前采用的SADP工藝中，間隔物沉積和刻蝕工藝會導致較差的線寬粗糙度（LWR）現象，例如圖2所示的線寬和間隔不均勻，這將對器件的性能帶來不利的影響。

發明內容

本發明的一個目的在于提供一種優化的形成間隔物圖案掩模的方法，以解決現有技術的問題，消除LWR現象，從而提高器件的性能。

根據本發明的第一方面，提供了一種形成間隔物圖案掩模的方法，包括：提供襯底并在襯底上依次沉積界面層、芯膜和第一硬掩模；對芯膜和第一硬掩模進行圖案化以形成中間圖案，在該中間圖案中芯膜和第一硬掩模的條寬根據最終的間隔物圖案掩模之間的間隔來確定；沉積間隔物圖案掩模，以覆蓋中間圖案中的芯膜和第一硬掩模；以中間圖案中的第一硬掩模為停止層對間隔物圖案掩模進行平坦化；對平坦化后的間隔物圖案掩模進行回刻蝕，回刻蝕的量根據最終的間隔物圖案掩模的寬度來確定；沉積第二硬掩模；對第二硬掩模進行干法刻蝕，以露出回刻蝕后的間隔物圖案掩模，剩下的第二硬掩模之間的間隔根據最終的間隔物圖案掩模之間的間隔來確定；對露出的間隔物圖案掩模進行干法刻蝕，以形成間隔物圖案；去除剩下的第一硬掩模和第二硬掩模；以及去除中間圖案中的芯膜，從而得到最終的間隔物圖案掩模。

優選地，通過CVD或者爐管工藝沉積包括氧化硅的界面層，界面層的厚度為

優選地，芯膜包括硅膜或無定形碳，通過CVD沉積包括無定形碳的芯膜。

優選地，通過爐管工藝沉積第一硬掩模，通過ALD或CVD沉積第二硬掩模，沉積的第二硬掩模和第一硬掩模的材料和厚度均相同，所述材料包括氮化硅。

優選地，中間圖案中的芯膜和第一硬掩模的節距為最終的間隔物圖案掩模的節距的兩倍或者中間圖案中的芯膜和第一硬掩模的間隔等于最終的間隔物圖案掩模的間隔。

優選地，通過ALD或CVD沉積包括氧化硅的間隔物圖案掩模，沉積的間隔物圖案掩模的厚度大于中間圖案中的芯膜與第一硬掩模的厚度之和。

優選地，采用CMP進行平坦化。

優選地，使用濕法剝離技術對間隔物圖案掩模進行回刻蝕，使得回刻蝕后的間隔物圖案掩模低于中間圖案中的第一硬掩模的底部或與中間圖案中的第一硬掩模的底部齊平。

優選地，對第二硬掩模進行干法刻蝕，使得剩下的第二硬掩模之間的間隔等于最終的間隔物圖案掩模之間的間隔。

優選地，利用濕法刻蝕去除剩下的第一硬掩模和第二硬掩模。

優選地，利用干法剝離去除包括無定形碳的芯膜，而利用濕法化學剝離工藝去除包括硅膜的芯膜，干法剝離包括采用N₂/H₂/SO₂/CO/CO₂/O₂且無F的氣氛進行灰化處理。

優選地，在回刻蝕期間，中間圖案中的芯膜和第一硬掩模不被刻蝕。

優選地，在對第二硬掩模進行干法刻蝕期間，回刻蝕后的間隔物圖案掩模和中間圖案中的第一硬掩膜不被刻蝕。

優選地，沉積的第二硬掩模覆蓋回刻蝕后的間隔物圖案掩模與中間圖案中的芯膜和第一硬掩模。

通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特征及其優點將會變得清楚。

附圖說明

構成說明書的一部分的附圖描述了本發明的實施例，并且連同說明書一起用于解釋本發明的原理。

參照附圖，根據下面的詳細描述，可以更加清楚地理解本發明，其中：