1.一種雷達信號控制系統，包括：

差分時鐘信號產生單元，用于產生同步的第一路差分時鐘信號和第二路差分時鐘信號，該第一路差分時鐘信號被傳送至FPGA單元作為其工作時鐘，該第二路差分時鐘信號被傳送至延時單元；

控制單元，用于傳送采樣參數和采樣啟動信號至FPGA單元，并接收來自FPGA單元傳送的雷達回波數據；

FPGA單元，與所述差分時鐘信號產生單元、控制單元相連接，用于依據采樣參數產生延時控制字并將該延時控制字傳送至延時單元，依據采樣啟動信號產生接收觸發脈沖，并在所述接收觸發脈沖的觸發下，接收來自采樣單元的雷達回波數據，并將其轉發至控制單元；

延時單元，與所述FPGA單元、差分時鐘信號產生單元相連接，用于根據從FPGA單元接收的延時控制字對輸入的信號進行延時，包括：

第一延時通道，與所述差分時鐘信號產生單元相連接，用于根據由FPGA單元輸入的延時控制字對第二路差分時鐘信號進行延時，其中，delay＜T，delay為所述延時的延時量，T為采樣單元中采樣時鐘的采樣周期；

以及，采樣單元，其模擬信號輸入端與接收天線相連接，用于利用延時后的第二路差分時鐘信號作為采樣時鐘對雷達回波信號進行采樣，并將采樣得到的雷達回波數據轉發至FPGA單元。

2.根據權利要求1所述的雷達信號控制系統，其中：

所述FPGA單元，還用于依據采樣啟動信號產生發射觸發脈沖；

所述延時單元還包括：第二延時通道，與所述FPGA單元相連接，用于根據FPGA單元輸入的延時控制字對輸入的發射觸發脈沖進行延時；

所述雷達信號控制系統還包括：超寬帶信號產生單元，其輸入端與延時單元第二延時通道的輸出端相連接，用于根據發射觸發脈沖產生超寬帶雷達信號，并將該超寬帶雷達信號通過天線發射出去。

3.根據權利要求2所述的雷達信號控制系統，其中，所述延時單元由L片雙通道可編程延時線組成；?

該L片雙通道可編程延時線的通道1共同構成所述第一延時通道，通道2共同構成第二延時通道；

所述FPGA單元生成對應L片雙通道可編程延時線的L組延時控制字，對于每一組延時控制字，其低T1位用于控制對應雙通道可編程延時線通道1的延時量，其高T2位用于控制通道2的延時量。

4.根據權利要求3所述的雷達信號控制系統，其中，所述雙通道可編程延時線和采樣單元滿足：

1/F≤L×ΔT′，其中，ΔT′為雙通道可編程延時線的每一通道最大延時量，F為采樣單元的采樣時鐘頻率，且

ΔT＝P×Δt，其中，ΔT為雷達信號控制系統的采樣間隔，Δt為可編程延時線的延時分辨率，P為大于1的整數，且

1/F＝Q×ΔT，其中，Q為大于2的整數。

5.根據權利要求4所述的雷達信號控制系統，其中，所述L＝3，ΔT′＝5.115ns，F＞65MHz，Δt＝5ps；

每一組延時控制字的位數為20位，其低10位用于控制對應雙通道可編程延時線通道1的延時量，其高10位用于控制通道2的延時量。

6.根據權利要求3所述的雷達信號控制系統，其中，所述雙通道可編程延時線為SY89297U延時線，所述控制單元為PC104芯片，所述采樣單元為ADS5463芯片。

7.根據權利要求1至6中任一項所述的雷達信號控制系統，其中，所述差分時鐘信號產生單元包括：

晶振，用于產生單端時鐘信號；

單端轉差分芯片，與所述晶振相連接，用于將所述單端時鐘信號生成兩路的差分時鐘信號。

8.根據權利要求7所述的雷達信號控制系統，還包括：

變壓器單元，設置于采樣單元和接收天線之間，用于將來自接收天線的單端模擬信號轉換為差分模擬信號后送到采樣單元；以及

電源管理單元，用于為差分時鐘信號產生單元、FPGA單元、采樣單元和控制單元分別提供電壓。

9.根據權利要求8所述的雷達信號控制系統，其中，所述變壓器單?元、采樣單元、延時單元、FPGA單元和差分時鐘信號產生單元的單端轉差分芯片均集成在一塊PCB板上。